Datasheet > 逻辑 > 总线驱动器/收发器> 74LVT125PWDH

74LVT125PWDH

更新时间： 2024-09-13 22:36:43

品牌	Logo	应用领域
恩智浦 - NXP		总线驱动器总线收发器逻辑集成电路光电二极管信息通信管理
页数	文件大小	规格书
15页	92K
描述
3.3V Quad buffer 3-State

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74LVT125PWDH 技术参数

生命周期：	Obsolete	包装说明：	TSSOP,
Reach Compliance Code：	unknown	HTS代码：	8542.39.00.01
风险等级：	5.05	Is Samacsys：	N
系列：	LVT	JESD-30 代码：	R-PDSO-G14
长度：	5 mm	负载电容（CL）：	50 pF
逻辑集成电路类型：	BUS DRIVER	位数：	1
功能数量：	4	端口数量：	2
端子数量：	14	最高工作温度：	85 °C
最低工作温度：	-40 °C	输出特性：	3-STATE
输出极性：	TRUE	封装主体材料：	PLASTIC/EPOXY
封装代码：	TSSOP	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH	最大电源电流（ICC）：	7 mA
传播延迟（tpd）：	4.9 ns	认证状态：	Not Qualified
座面最大高度：	1.1 mm	最大供电电压 (Vsup)：	3.6 V
最小供电电压 (Vsup)：	2.7 V	标称供电电压 (Vsup)：	3.3 V
表面贴装：	YES	技术：	BICMOS
温度等级：	INDUSTRIAL	端子形式：	GULL WING
端子节距：	0.65 mm	端子位置：	DUAL
宽度：	4.4 mm	Base Number Matches：	1

74LVT125PWDH 数据手册

74LVT125

3.3 V quad buffer; 3-state

Rev. 05 — 10 February 2005

Product data sheet

1. General description

The LVT125 is a high-performance BiCMOS product designed for V_CCoperation at 3.3 V.

This device combines low static and dynamic power dissipation with high speed and high

output drive. The 74LVT125 device is a quad buffer that is ideal for driving bus lines. The

device features four output enable inputs (1OE, 2OE, 3OE and 4OE), each controlling one

of the 3-state outputs.

2. Features

■ Quad bus interface

■ 3-state buffers

■ Output capability: +64 mA and −32 mA

■ TTL input and output switching levels

■ Input and output interface capability to systems at 5 V supply

■ Bus-hold data inputs eliminate the need for external pull-up resistors to hold unused

inputs

■ Live insertion and extraction permitted

■ No bus current loading when output is tied to 5 V bus

■ Power-up 3-state

■ Latch-up protection:

◆ JESD78: exceeds 500 mA

■ ESD protection:

◆ MIL STD 883 method 3015: exceeds 2000 V

◆ Machine model: exceeds 200 V

3. Quick reference data

Table 1:

Quick reference data

GND = 0 V; T_amb= 25 °C.

Symbol Parameter

Conditions

Min

Typ

2.7

2.9

Max Unit

t_PLH

t_PHL

C_I

propagation delay nA to nY C_L= 50 pF; V_CC= 3.3 V

input capacitance

output capacitance

V_I= 0 V or 3.0 V

C_O

outputs disabled;

V_O= 0 V or 3.0 V

I_CC

quiescent supply current

outputs disabled;

0.13

V_CC= 3.6 V

12 3 4 5 6 7...15

中文翻译

下载PDF

与74LVT125PWDH相关器件

型号	品牌	获取价格	描述	数据表
74LVT125PWDH-T	NXP	获取价格	IC LVT SERIES, QUAD 1-BIT DRIVER, TRUE OUTPUT, PDSO14, Bus Driver/Transceiver
74LVT125PW-T	ETC	获取价格	4-Bit Buffer/Driver
74LVT125SJ	TI	获取价格	LVT SERIES, QUAD 1-BIT DRIVER, TRUE OUTPUT, PDSO14, 0.300 INCH, EIAJ TYPE2, PLASTIC, SOIC-
74LVT125SJ	FAIRCHILD	获取价格	Bus Driver, 1-Func, 4-Bit, True Output, BICMOS, PDSO14,
74LVT125SJX	TI	获取价格	LVT SERIES, QUAD 1-BIT DRIVER, TRUE OUTPUT, PDSO14, 0.300 INCH, EIAJ TYPE2, PLASTIC, SOIC-
74LVT126	NXP	获取价格	3.3V Quad buffer 3-State
74LVT126_1	NXP	获取价格	3.3 V quad buffer; 3-state
74LVT126BQ	NXP	获取价格	3.3 V quad buffer; 3-state
74LVT126BQ	NEXPERIA	获取价格	3.3 V quad buffer; 3-stateProduction
74LVT126BQ,699	NXP	获取价格	74LVT126 - 3.3 V quad buffer; 3-state QFN 14-Pin

与74LVT125PWDH相关文章

SL74HC10N：高性能三输入与非门解析
2024-09-03

80
AIC1781A 电池充电控制器深度解析
2024-09-03

71
Pickering新高压舌簧继电器亮相汽车测试博览会
2024-08-26

100
采用MCU+MPU双处理器架构实现的创新应用设计探索
2024-08-23

117

产品中心

服务支持

精选活动

关于我们

帮助中心

74LVT125PWDH

74LVT125PWDH 技术参数

74LVT125PWDH 数据手册

与74LVT125PWDH相关器件

与74LVT125PWDH相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74LVT125PWDH

74LVT125PWDH 技术参数

74LVT125PWDH 数据手册

与74LVT125PWDH相关器件

与74LVT125PWDH相关文章

您还可以找

您在本页遇到什么问题？