5秒后页面跳转
74LVT08D,118 PDF预览

74LVT08D,118

更新时间: 2024-09-25 14:20:35
品牌 Logo 应用领域
恩智浦 - NXP 信息通信管理光电二极管逻辑集成电路触发器
页数 文件大小 规格书
10页 83K
描述
74LVT08 - 3.3 V Quad 2-input AND gate SOIC 14-Pin

74LVT08D,118 技术参数

是否Rohs认证: 符合生命周期:Transferred
零件包装代码:SOIC包装说明:3.90 MM, PLASTIC, MS-012AB, SOT-108-1, SO-14
针数:14Reach Compliance Code:compliant
HTS代码:8542.39.00.01风险等级:5.33
系列:LVTJESD-30 代码:R-PDSO-G14
JESD-609代码:e4长度:8.65 mm
负载电容(CL):50 pF逻辑集成电路类型:AND GATE
最大I(ol):0.032 A湿度敏感等级:1
功能数量:4输入次数:2
端子数量:14最高工作温度:85 °C
最低工作温度:-40 °C封装主体材料:PLASTIC/EPOXY
封装代码:SOP封装等效代码:SOP14,.25
封装形状:RECTANGULAR封装形式:SMALL OUTLINE
包装方法:TAPE AND REEL峰值回流温度(摄氏度):260
电源:3.3 V最大电源电流(ICC):2 mA
Prop。Delay @ Nom-Sup:4.6 ns传播延迟(tpd):4.8 ns
认证状态:Not Qualified施密特触发器:NO
座面最大高度:1.75 mm子类别:Gates
最大供电电压 (Vsup):3.6 V最小供电电压 (Vsup):2.7 V
标称供电电压 (Vsup):3.3 V表面贴装:YES
技术:BICMOS温度等级:INDUSTRIAL
端子面层:NICKEL PALLADIUM GOLD端子形式:GULL WING
端子节距:1.27 mm端子位置:DUAL
处于峰值回流温度下的最长时间:30宽度:3.9 mm
Base Number Matches:1

74LVT08D,118 数据手册

 浏览型号74LVT08D,118的Datasheet PDF文件第2页浏览型号74LVT08D,118的Datasheet PDF文件第3页浏览型号74LVT08D,118的Datasheet PDF文件第4页浏览型号74LVT08D,118的Datasheet PDF文件第5页浏览型号74LVT08D,118的Datasheet PDF文件第6页浏览型号74LVT08D,118的Datasheet PDF文件第7页 
INTEGRATED CIRCUITS  
74LVT08  
3.3V Quad 2-input AND gate  
Product specification  
IC24 Data Handbook  
1996 May 29  
Philips  
Semiconductors  

74LVT08D,118 替代型号

型号 品牌 替代类型 描述 数据表
74LVT08DB,112 NXP

类似代替

74LVT08 - 3.3 V Quad 2-input AND gate SSOP1 14-Pin

与74LVT08D,118相关器件

型号 品牌 获取价格 描述 数据表
74LVT08DB NXP

获取价格

3.3V Quad 2-input AND gate
74LVT08DB,112 NXP

获取价格

74LVT08 - 3.3 V Quad 2-input AND gate SSOP1 14-Pin
74LVT08DB-T ETC

获取价格

Quad 2-input AND Gate
74LVT08D-T ETC

获取价格

Quad 2-input AND Gate
74LVT08PW NXP

获取价格

3.3V Quad 2-input AND gate
74LVT08PW NEXPERIA

获取价格

3.3 V Quad 2-input AND gateProduction
74LVT08PW,112 NXP

获取价格

74LVT08 - 3.3 V Quad 2-input AND gate TSSOP 14-Pin
74LVT08PW,118 NXP

获取价格

74LVT08 - 3.3 V Quad 2-input AND gate TSSOP 14-Pin
74LVT08PWDH NXP

获取价格

3.3V Quad 2-input AND gate
74LVT08PW-T ETC

获取价格

Quad 2-input AND Gate