5秒后页面跳转
捷配首页

Datasheet > 74LVC74AD-T
74LVC74AD-T PDF预览

74LVC74AD-T

更新时间： 2024-11-19 20:02:55
品牌 Logo 应用领域
恩智浦 - NXP 光电二极管输出元件逻辑集成电路触发器
页数 文件大小 规格书
16页 93K
描述
IC LVC/LCX/Z SERIES, DUAL POSITIVE EDGE TRIGGERED D FLIP-FLOP, COMPLEMENTARY OUTPUT, PDSO14, 3.90 MM, PLASTIC, MS-012, SOT108-1, SOP-14, FF/Latch

阅读下载

中文翻译

获取价格

74LVC74AD-T 技术参数

Source Url Status Check Date：2013-06-14 00:00:00是否Rohs认证： 符合
生命周期：Transferred零件包装代码：SOIC
包装说明：3.90 MM, PLASTIC, MS-012, SOT108-1, SOP-14针数：14
Reach Compliance Code：unknownHTS代码：8542.39.00.01
风险等级：5.05系列：LVC/LCX/Z
JESD-30 代码：R-PDSO-G14JESD-609代码：e4
长度：8.65 mm负载电容（CL）：50 pF
逻辑集成电路类型：D FLIP-FLOP最大频率@ Nom-Sup：150000000 Hz
最大I（ol）：0.024 A湿度敏感等级：1
位数：1功能数量：2
端子数量：14最高工作温度：125 °C
最低工作温度：-40 °C输出极性：COMPLEMENTARY
封装主体材料：PLASTIC/EPOXY封装代码：SOP
封装等效代码：SOP14,.25封装形状：RECTANGULAR
封装形式：SMALL OUTLINE包装方法：TAPE AND REEL
峰值回流温度（摄氏度）：260电源：3.3 V
Prop。Delay @ Nom-Sup：5.2 ns传播延迟（tpd）：7.5 ns
认证状态：Not Qualified座面最大高度：1.75 mm
子类别：FF/Latches最大供电电压 (Vsup)：3.6 V
最小供电电压 (Vsup)：1.2 V标称供电电压 (Vsup)：2.7 V
表面贴装：YES技术：CMOS
温度等级：AUTOMOTIVE端子面层：Nickel/Palladium/Gold (Ni/Pd/Au)
端子形式：GULL WING端子节距：1.27 mm
端子位置：DUAL处于峰值回流温度下的最长时间：30
触发器类型：POSITIVE EDGE宽度：3.9 mm
最小 fmax：120 MHzBase Number Matches：1

74LVC74AD-T 数据手册

 浏览型号74LVC74AD-T的Datasheet PDF文件第2页浏览型号74LVC74AD-T的Datasheet PDF文件第3页浏览型号74LVC74AD-T的Datasheet PDF文件第4页浏览型号74LVC74AD-T的Datasheet PDF文件第5页浏览型号74LVC74AD-T的Datasheet PDF文件第6页浏览型号74LVC74AD-T的Datasheet PDF文件第7页 
74LVC74A  
Dual D-type flip-flop with set and reset; positive-edge trigger  
Rev. 06 — 4 June 2007  
Product data sheet  
1. General description  
The 74LVC74A is a dual edge triggered D-type flip-flop with individual data (D) inputs,  
clock (CP) inputs, set (SD) and (RD) inputs, and complementary Q and Q outputs.  
The set and reset are asynchronous active LOW inputs and operate independently of the  
clock input. Information on the data input is transferred to the Q output on the  
LOW-to-HIGH transition of the clock pulse. The D inputs must be stable one set-up time  
prior to the LOW-to-HIGH clock transition, for predictable operation.  
Schmitt trigger action at all inputs makes the circuit highly tolerant of slower input rise and  
fall times.  
2. Features  
I 5 V tolerant inputs for interlacing with 5 V logic  
I Wide supply voltage range from 1.2 V to 3.6 V  
I CMOS low power consumption  
I Direct interface with TTL levels  
I Complies with JEDEC standard JESD8-B/JESD36  
I ESD protection:  
N HBM JESD22-A114D exceeds 2000 V  
N CDM JESD22-C101C exceeds 1000 V  
I Specified from −40 °C to +85 °C and −40 °C to 125 °C  
3. Ordering information  
Table 1.  
Type number Package  
Temperature range Name  
Ordering information  
Description  
Version  
74LVC74AD  
−40 °C to +125 °C  
SO14  
plastic small outline package; 14 leads;  
body width 3.9 mm  
SOT108-1  
74LVC74ADB −40 °C to +125 °C  
74LVC74APW −40 °C to +125 °C  
74LVC74ABQ −40 °C to +125 °C  
SSOP14  
TSSOP14  
plastic shrink small outline package; 14 leads;  
body width 5.3 mm  
SOT337-1  
SOT402-1  
plastic thin shrink small outline package; 14 leads;  
body width 4.4 mm  
DHVQFN14 plastic dual in-line compatible thermal enhanced very thin SOT762-1  
quad flat package; no leads; 14 terminals;  
body 2.5 × 3 × 0.85 mm  
 
 
 
1234567...16

中文翻译

下载PDF

74LVC74AD-T 替代型号

型号 品牌 替代类型 描述 数据表
74LVC74AD NXP

类似代替

 Dual D-type flip-flop with set and reset; positive-edge trigger
74LVC74AD,112 NXP

功能相似

 74LVC74A - Dual D-type flip-flop with set and reset; positive-edge trigger SOIC 14-Pin

与74LVC74AD-T相关器件

型号 品牌 获取价格 描述 数据表
74LVC74APW NXP

获取价格

 		Dual D-type flip-flop with set and reset; positive-edge trigger
74LVC74APW NEXPERIA

获取价格

 		Dual D-type flip-flop with set and reset; positive-edge triggerProduction
74LVC74APW,112 NXP

获取价格

 		74LVC74A - Dual D-type flip-flop with set and reset; positive-edge trigger TSSOP 14-Pin
74LVC74APW,118 NXP

获取价格

 		74LVC74A - Dual D-type flip-flop with set and reset; positive-edge trigger TSSOP 14-Pin
74LVC74APW/DG,118 NXP

获取价格

 		IC IC,FLIP-FLOP,DUAL,D TYPE,LCX/LVC-CMOS,TSSOP,14PIN,PLASTIC, FF/Latch
74LVC74APWDH NXP

获取价格

 		Dual D-type flip-flop with set and reset; positive-edge trigger
74LVC74APW-Q100 NXP

获取价格

 		LVC/LCX/Z SERIES, DUAL POSITIVE EDGE TRIGGERED D FLIP-FLOP, COMPLEMENTARY OUTPUT, PDSO14,
74LVC74APW-Q100 NEXPERIA

获取价格

 		Dual D-type flip-flop with set and reset; positive-edge trigger
74LVC74APW-Q100J NXP

获取价格

 		74LVC74A-Q100 - Dual D-type flip-flop with set and reset; positive-edge trigger TSSOP 14-P
74LVC74APW-T NXP

获取价格

 		IC LVC/LCX/Z SERIES, DUAL POSITIVE EDGE TRIGGERED D FLIP-FLOP, COMPLEMENTARY OUTPUT, PDSO1

与74LVC74AD-T相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证