5秒后页面跳转
74LVC109D-T PDF预览

74LVC109D-T

更新时间: 2024-11-17 15:26:39
品牌 Logo 应用领域
恩智浦 - NXP 光电二极管输出元件逻辑集成电路触发器
页数 文件大小 规格书
18页 102K
描述
IC LVC/LCX/Z SERIES, DUAL POSITIVE EDGE TRIGGERED J-KBAR FLIP-FLOP, COMPLEMENTARY OUTPUT, PDSO16, PLASTIC, SO-16, FF/Latch

74LVC109D-T 技术参数

Source Url Status Check Date:2013-06-14 00:00:00是否Rohs认证: 符合
生命周期:Obsolete零件包装代码:SOIC
包装说明:SOP,针数:16
Reach Compliance Code:unknownHTS代码:8542.39.00.01
风险等级:5.32系列:LVC/LCX/Z
JESD-30 代码:R-PDSO-G16JESD-609代码:e4
长度:9.9 mm负载电容(CL):50 pF
逻辑集成电路类型:J-KBAR FLIP-FLOP湿度敏感等级:1
位数:2功能数量:2
端子数量:16最高工作温度:85 °C
最低工作温度:-40 °C输出极性:COMPLEMENTARY
封装主体材料:PLASTIC/EPOXY封装代码:SOP
封装形状:RECTANGULAR封装形式:SMALL OUTLINE
峰值回流温度(摄氏度):260传播延迟(tpd):7.5 ns
认证状态:Not Qualified座面最大高度:1.75 mm
最大供电电压 (Vsup):3.6 V最小供电电压 (Vsup):2.7 V
标称供电电压 (Vsup):3.3 V表面贴装:YES
技术:CMOS温度等级:INDUSTRIAL
端子面层:NICKEL PALLADIUM GOLD端子形式:GULL WING
端子节距:1.27 mm端子位置:DUAL
处于峰值回流温度下的最长时间:30触发器类型:POSITIVE EDGE
宽度:3.9 mm最小 fmax:225 MHz
Base Number Matches:1

74LVC109D-T 数据手册

 浏览型号74LVC109D-T的Datasheet PDF文件第2页浏览型号74LVC109D-T的Datasheet PDF文件第3页浏览型号74LVC109D-T的Datasheet PDF文件第4页浏览型号74LVC109D-T的Datasheet PDF文件第5页浏览型号74LVC109D-T的Datasheet PDF文件第6页浏览型号74LVC109D-T的Datasheet PDF文件第7页 
INTEGRATED CIRCUITS  
DATA SHEET  
74LVC109  
Dual JK flip-flop with set and reset;  
positive-edge trigger  
Product specification  
2004 Mar 18  
Supersedes data of 1998 Apr 28  

与74LVC109D-T相关器件

型号 品牌 获取价格 描述 数据表
74LVC109PW NXP

获取价格

Dual JK flip-flop with set and reset; positive-edge trigger
74LVC109PW PHILIPS

获取价格

J-K Flip-Flop, 2-Func, Positive Edge Triggered, CMOS, PDSO16,
74LVC109PW,112 NXP

获取价格

74LVC109 - Dual JK(not) flip-flop with set and reset; positive-edge trigger TSSOP 16-Pin
74LVC109PW,118 NXP

获取价格

74LVC109 - Dual JK(not) flip-flop with set and reset; positive-edge trigger TSSOP 16-Pin
74LVC109PWDH NXP

获取价格

Dual JK flip-flop with set and reset; positive-edge trigger
74LVC109PWDH-T NXP

获取价格

IC LVC/LCX/Z SERIES, DUAL POSITIVE EDGE TRIGGERED J-KBAR FLIP-FLOP, COMPLEMENTARY OUTPUT,
74LVC109PW-T NXP

获取价格

IC LVC/LCX/Z SERIES, DUAL POSITIVE EDGE TRIGGERED J-KBAR FLIP-FLOP, COMPLEMENTARY OUTPUT,
74LVC10A NXP

获取价格

Triple 3-input NAND gate
74LVC10ABQ NEXPERIA

获取价格

Triple 3-input NAND gateProduction
74LVC10AD NXP

获取价格

Triple 3-input NAND gate