74LVC109PWDH

更新时间： 2024-11-19 22:26:11

品牌	Logo	应用领域
恩智浦 - NXP		触发器锁存器逻辑集成电路光电二极管
页数	文件大小	规格书
10页	106K
描述
Dual JK flip-flop with set and reset; positive-edge trigger

阅读下载

中文翻译

获取价格

如果您发现信息不准确，欢迎纠错

74LVC109PWDH 技术参数

生命周期：	Obsolete	零件包装代码：	TSSOP
包装说明：	TSSOP,	针数：	16
Reach Compliance Code：	unknown	HTS代码：	8542.39.00.01
风险等级：	5.83	系列：	LVC/LCX/Z
JESD-30 代码：	R-PDSO-G16	长度：	5 mm
负载电容（CL）：	50 pF	逻辑集成电路类型：	J-KBAR FLIP-FLOP
位数：	2	功能数量：	2
端子数量：	16	最高工作温度：	85 °C
最低工作温度：	-40 °C	输出极性：	COMPLEMENTARY
封装主体材料：	PLASTIC/EPOXY	封装代码：	TSSOP
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
传播延迟（tpd）：	7.5 ns	认证状态：	Not Qualified
座面最大高度：	1.1 mm	最大供电电压 (Vsup)：	3.6 V
最小供电电压 (Vsup)：	2.7 V	标称供电电压 (Vsup)：	3.3 V
表面贴装：	YES	技术：	CMOS
温度等级：	INDUSTRIAL	端子形式：	GULL WING
端子节距：	0.65 mm	端子位置：	DUAL
触发器类型：	POSITIVE EDGE	宽度：	4.4 mm
最小 fmax：	225 MHz	Base Number Matches：	1

INTEGRATED CIRCUITS

74LVC109

Dual JK flip-flop with set and reset;

positive-edge trigger

Product specification

1998 Apr 28

Supersedes data of 1997 Mar 18

IC24 Data Handbook

Philips

Semiconductors

12 3 4 5 6 7...10

中文翻译

下载PDF

型号	品牌	获取价格	描述	数据表
74LVC109PWDH-T	NXP	获取价格	IC LVC/LCX/Z SERIES, DUAL POSITIVE EDGE TRIGGERED J-KBAR FLIP-FLOP, COMPLEMENTARY OUTPUT,
74LVC109PW-T	NXP	获取价格	IC LVC/LCX/Z SERIES, DUAL POSITIVE EDGE TRIGGERED J-KBAR FLIP-FLOP, COMPLEMENTARY OUTPUT,
74LVC10A	NXP	获取价格	Triple 3-input NAND gate
74LVC10ABQ	NEXPERIA	获取价格	Triple 3-input NAND gateProduction
74LVC10AD	NXP	获取价格	Triple 3-input NAND gate
74LVC10AD	NEXPERIA	获取价格	Triple 3-input NAND gateProduction
74LVC10AD,112	NXP	获取价格	74LVC10A - Triple 3-input NAND gate SOIC 14-Pin
74LVC10ADB	NXP	获取价格	Triple 3-input NAND gate
74LVC10ADB,112	NXP	获取价格	74LVC10A - Triple 3-input NAND gate SSOP1 14-Pin
74LVC10ADB,118	NXP	获取价格	74LVC10A - Triple 3-input NAND gate SSOP1 14-Pin