Datasheet > 74LVC109PW

74LVC109PW

更新时间： 2024-11-18 20:21:43

品牌	Logo	应用领域
飞利浦 - PHILIPS		光电二极管逻辑集成电路触发器
页数	文件大小	规格书
10页	108K
描述
J-K Flip-Flop, 2-Func, Positive Edge Triggered, CMOS, PDSO16,

阅读下载

中文翻译

获取价格

如果您发现信息不准确，欢迎纠错

74LVC109PW 技术参数

是否Rohs认证：	符合	生命周期：	Transferred
包装说明：	TSSOP, TSSOP16,.25	Reach Compliance Code：	unknown
风险等级：	5.69	Is Samacsys：	N
JESD-30 代码：	R-PDSO-G16	负载电容（CL）：	50 pF
逻辑集成电路类型：	J-K FLIP-FLOP	最大频率@ Nom-Sup：	150000000 Hz
最大I（ol）：	0.024 A	功能数量：	2
端子数量：	16	最高工作温度：	85 °C
最低工作温度：	-40 °C	封装主体材料：	PLASTIC/EPOXY
封装代码：	TSSOP	封装等效代码：	TSSOP16,.25
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
电源：	3.3 V	Prop。Delay @ Nom-Sup：	7.5 ns
认证状态：	Not Qualified	子类别：	FF/Latches
标称供电电压 (Vsup)：	3.3 V	表面贴装：	YES
技术：	CMOS	温度等级：	INDUSTRIAL
端子形式：	GULL WING	端子节距：	0.635 mm
端子位置：	DUAL	触发器类型：	POSITIVE EDGE
Base Number Matches：	1

INTEGRATED CIRCUITS

74LVC109

Dual JK flip-flop with set and reset;

positive-edge trigger

Product specification

1998 Apr 28

Supersedes data of 1997 Mar 18

IC24 Data Handbook

Philips

Semiconductors

12 3 4 5 6 7...10

中文翻译

下载PDF

型号	品牌	获取价格	描述	数据表
74LVC109PW,112	NXP	获取价格	74LVC109 - Dual JK(not) flip-flop with set and reset; positive-edge trigger TSSOP 16-Pin
74LVC109PW,118	NXP	获取价格	74LVC109 - Dual JK(not) flip-flop with set and reset; positive-edge trigger TSSOP 16-Pin
74LVC109PWDH	NXP	获取价格	Dual JK flip-flop with set and reset; positive-edge trigger
74LVC109PWDH-T	NXP	获取价格	IC LVC/LCX/Z SERIES, DUAL POSITIVE EDGE TRIGGERED J-KBAR FLIP-FLOP, COMPLEMENTARY OUTPUT,
74LVC109PW-T	NXP	获取价格	IC LVC/LCX/Z SERIES, DUAL POSITIVE EDGE TRIGGERED J-KBAR FLIP-FLOP, COMPLEMENTARY OUTPUT,
74LVC10A	NXP	获取价格	Triple 3-input NAND gate
74LVC10ABQ	NEXPERIA	获取价格	Triple 3-input NAND gateProduction
74LVC10AD	NXP	获取价格	Triple 3-input NAND gate
74LVC10AD	NEXPERIA	获取价格	Triple 3-input NAND gateProduction
74LVC10AD,112	NXP	获取价格	74LVC10A - Triple 3-input NAND gate SOIC 14-Pin