5秒后页面跳转
捷配首页

Datasheet > 逻辑 > 触发器/锁存器> 74F112PCX
74F112PCX PDF预览

74F112PCX

更新时间： 2024-11-30 13:04:55
品牌 Logo 应用领域
飞兆/仙童 - FAIRCHILD 触发器
页数 文件大小 规格书
6页 62K
描述
J-K Flip-Flop, F/FAST Series, 2-Func, Negative Edge Triggered, 2-Bit, Complementary Output, TTL

阅读下载

中文翻译

获取价格

74F112PCX 技术参数

生命周期：Obsolete包装说明：,
Reach Compliance Code：unknownHTS代码：8542.39.00.01
风险等级：5.64系列：F/FAST
逻辑集成电路类型：J-K FLIP-FLOP位数：2
功能数量：2最高工作温度：70 °C
最低工作温度：输出极性：COMPLEMENTARY
传播延迟（tpd）：7.5 ns认证状态：Not Qualified
最大供电电压 (Vsup)：5.5 V最小供电电压 (Vsup)：4.5 V
标称供电电压 (Vsup)：5 V技术：TTL
温度等级：COMMERCIAL触发器类型：NEGATIVE EDGE
最小 fmax：105 MHzBase Number Matches：1

74F112PCX 数据手册

 浏览型号74F112PCX的Datasheet PDF文件第2页浏览型号74F112PCX的Datasheet PDF文件第3页浏览型号74F112PCX的Datasheet PDF文件第4页浏览型号74F112PCX的Datasheet PDF文件第5页浏览型号74F112PCX的Datasheet PDF文件第6页 
April 1988  
Revised July 1999  
74F112  
Dual JK Negative Edge-Triggered Flip-Flop  
Simultaneous LOW signals on SD and CD force both Q and  
Q HIGH.  
General Description  
The 74F112 contains two independent, high-speed JK flip-  
flops with Direct Set and Clear inputs. Synchronous state  
changes are initiated by the falling edge of the clock. Trig-  
gering occurs at a voltage level of the clock and is not  
directly related to the transition time. The J and K inputs  
can change when the clock is in either state without affect-  
ing the flip-flop, provided that they are in the desired state  
during the recommended setup and hold times relative to  
the falling edge of the clock. A LOW signal on SD or CD  
Asynchronous Inputs:  
LOW input to SD sets Q to HIGH level  
LOW input to CD sets Q to LOW level  
Clear and Set are independent of clock  
Simultaneous LOW on CD and SD makes both Q  
and Q HIGH  
prevents clocking and forces Q or Q HIGH, respectively.  
Ordering Code:  
Order Number Package Number  
Package Description  
74F112SC  
74F112SJ  
74F112PC  
M16A  
M16D  
N16E  
16-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-012, 0.150 Narrow  
16-Lead Small Outline Package (SOP), EIAJ TYPE II, 5.3mm Wide  
16-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300 Wide  
Devices also available in Tape and Reel. Specify by appending the suffix letter “X” to the ordering code.  
Logic Symbols  
Connection Diagram  
IEEE/IEC  
© 1999 Fairchild Semiconductor Corporation  
DS009472  
www.fairchildsemi.com  
123456

中文翻译

下载PDF

与74F112PCX相关器件

型号 品牌 获取价格 描述 数据表
74F112QC TI

获取价格

 		IC,FLIP-FLOP,DUAL,J/K TYPE,F-TTL,LDCC,20PIN,PLASTIC
74F112QCQR FAIRCHILD

获取价格

 		J-K Flip-Flop, F/FAST Series, 2-Func, Negative Edge Triggered, 2-Bit, Complementary Output
74F112SC FAIRCHILD

获取价格

 		Dual JK Negative Edge-Triggered Flip-Flop
74F112SCQR FAIRCHILD

获取价格

 		J-K Flip-Flop, F/FAST Series, 2-Func, Negative Edge Triggered, 2-Bit, Complementary Output
74F112SCX ETC

获取价格

 		J-K-Type Flip-Flop
74F112SDC FAIRCHILD

获取价格

 		J-K Flip-Flop, F/FAST Series, 2-Func, Negative Edge Triggered, 2-Bit, Complementary Output
74F112SJ FAIRCHILD

获取价格

 		Dual JK Negative Edge-Triggered Flip-Flop
74F112SJX ETC

获取价格

 		J-K-Type Flip-Flop
74F112SJX_NL FAIRCHILD

获取价格

 		J-K Flip-Flop, 2-Func, Negative Edge Triggered, TTL, PDSO16,
74F112SPC FAIRCHILD

获取价格

 		J-K Flip-Flop, F/FAST Series, 2-Func, Negative Edge Triggered, 2-Bit, Complementary Output

与74F112PCX相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证