5秒后页面跳转
捷配首页

Datasheet > 驱动程序和接口 > 线路驱动器或接收器> 74AUP1Z125GW
74AUP1Z125GW PDF预览

74AUP1Z125GW

更新时间： 2024-02-25 13:05:38
品牌 Logo 应用领域
恩智浦 - NXP 总线驱动器总线收发器逻辑集成电路光电二极管
页数 文件大小 规格书
27页 122K
描述
Low-power X-tal driver with enable and internal resistor

阅读下载

获取价格

74AUP1Z125GW 技术参数

是否Rohs认证： 符合生命周期：Obsolete
零件包装代码：SOT-363包装说明：PLASTIC, ROHS COMPLIANT, SOT-363, SC-88, 6 PIN
针数：6Reach Compliance Code：unknown
风险等级：5.42系列：AUP/ULP/V
JESD-30 代码：R-PDSO-G6JESD-609代码：e3
长度：2 mm逻辑集成电路类型：BUS DRIVER
湿度敏感等级：1位数：1
功能数量：1端口数量：2
端子数量：6最高工作温度：125 °C
最低工作温度：-40 °C输出特性：3-STATE
输出极性：INVERTED封装主体材料：PLASTIC/EPOXY
封装代码：TSSOP封装形状：RECTANGULAR
封装形式：SMALL OUTLINE, THIN PROFILE, SHRINK PITCH峰值回流温度（摄氏度）：260
传播延迟（tpd）：17.9 ns认证状态：Not Qualified
座面最大高度：1.1 mm最大供电电压 (Vsup)：3.6 V
最小供电电压 (Vsup)：0.8 V标称供电电压 (Vsup)：1.1 V
表面贴装：YES技术：CMOS
温度等级：AUTOMOTIVE端子面层：TIN
端子形式：GULL WING端子节距：0.65 mm
端子位置：DUAL处于峰值回流温度下的最长时间：30
宽度：1.25 mmBase Number Matches：1

74AUP1Z125GW 数据手册

 浏览型号74AUP1Z125GW的Datasheet PDF文件第7页浏览型号74AUP1Z125GW的Datasheet PDF文件第8页浏览型号74AUP1Z125GW的Datasheet PDF文件第9页浏览型号74AUP1Z125GW的Datasheet PDF文件第11页浏览型号74AUP1Z125GW的Datasheet PDF文件第12页浏览型号74AUP1Z125GW的Datasheet PDF文件第13页 
74AUP1Z125  
Philips Semiconductors  
Low-power X-tal driver with enable and internal resistor  
Table 7.  
Static characteristics …continued  
At recommended operating conditions; voltages are referenced to GND (ground = 0 V).  
Symbol Parameter Conditions Min  
VOH HIGH-level output voltage Y output; VI = VIH or VIL  
IO = −20 µA; VCC = 0.8 V to 3.6 V  
Typ  
Max  
Unit  
V
CC − 0.11 -  
-
-
-
-
-
-
-
-
V
V
V
V
V
V
V
V
IO = −1.1 mA; VCC = 1.1 V  
IO = −1.7 mA; VCC = 1.4 V  
IO = −1.9 mA; VCC = 1.65 V  
IO = −2.3 mA; VCC = 2.3 V  
IO = −3.1 mA; VCC = 2.3 V  
IO = −2.7 mA; VCC = 3.0 V  
IO = −4.0 mA; VCC = 3.0 V  
X2 output; VI = GND or VCC  
IO = −20 µA; VCC = 0.8 V to 3.6 V  
IO = −1.1 mA; VCC = 1.1 V  
IO = −1.7 mA; VCC = 1.4 V  
IO = −1.9 mA; VCC = 1.65 V  
IO = −2.3 mA; VCC = 2.3 V  
IO = −3.1 mA; VCC = 2.3 V  
IO = −2.7 mA; VCC = 3.0 V  
IO = −4.0 mA; VCC = 3.0 V  
Y output; VI = VIH or VIL  
0.6 × VCC  
0.93  
1.17  
1.77  
1.67  
2.40  
2.30  
-
-
-
-
-
-
-
VCC − 0.11 -  
-
-
-
-
-
-
-
-
V
V
V
V
V
V
V
V
0.6 × VCC  
0.93  
1.17  
1.77  
1.67  
2.40  
2.30  
-
-
-
-
-
-
-
VOL  
LOW-level output voltage  
IO = 20 µA; VCC = 0.8 V to 3.6 V  
IO = 1.1 mA; VCC = 1.1 V  
IO = 1.7 mA; VCC = 1.4 V  
IO = 1.9 mA; VCC = 1.65 V  
IO = 2.3 mA; VCC = 2.3 V  
IO = 3.1 mA; VCC = 2.3 V  
IO = 2.7 mA; VCC = 3.0 V  
IO = 4.0 mA; VCC = 3.0 V  
X2 output; VI = GND or VCC  
IO = 20 µA; VCC = 0.8 V to 3.6 V  
IO = 1.1 mA; VCC = 1.1 V  
IO = 1.7 mA; VCC = 1.4 V  
IO = 1.9 mA; VCC = 1.65 V  
IO = 2.3 mA; VCC = 2.3 V  
IO = 3.1 mA; VCC = 2.3 V  
IO = 2.7 mA; VCC = 3.0 V  
IO = 4.0 mA; VCC = 3.0 V  
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
0.11  
V
V
V
V
V
V
V
V
0.33 × VCC  
0.41  
0.39  
0.36  
0.50  
0.36  
0.50  
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
0.11  
V
V
V
V
V
V
V
V
0.33 × VCC  
0.41  
0.39  
0.36  
0.50  
0.36  
0.50  
74AUP1Z125_1  
© Koninklijke Philips Electronics N.V. 2006. All rights reserved.  
Product data sheet  
Rev. 01 — 3 August 2006  
10 of 27  
1...78910111213...27

下载PDF

与74AUP1Z125GW相关器件

型号 品牌 描述 获取价格 数据表
74AUP1Z125GW-G NXP IC AUP/ULP/V SERIES, 1-BIT DRIVER, INVERTED OUTPUT, PDSO6, PLASTIC, ROHS COMPLIANT, SOT-36

获取价格
74AUP2G00 NXP Low-power dual 2-input NAND gate

获取价格
74AUP2G00 DIODES Dual 2 Input NAND Logic Gates

获取价格
74AUP2G00DC NXP Low-power dual 2-input NAND gate

获取价格
74AUP2G00DC NEXPERIA Low-power dual 2-input NAND gateProduction

获取价格
74AUP2G00DC-G NXP Low-power dual 2-input NAND gate

获取价格

与74AUP1Z125GW相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证