Datasheet > 74AUP1G02GS

74AUP1G02GS

更新时间： 2024-11-28 11:11:15

品牌	Logo	应用领域
安世 - NEXPERIA		光电二极管逻辑集成电路
页数	文件大小	规格书
18页	273K
描述
Low-power 2-input NOR gateProduction

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74AUP1G02GS 技术参数

是否Rohs认证：	符合	生命周期：	Active
包装说明：	VSON,	Reach Compliance Code：	compliant
HTS代码：	8542.39.00.01	风险等级：	5.59
系列：	AUP/ULP/V	JESD-30 代码：	S-PDSO-N6
JESD-609代码：	e3	长度：	1 mm
逻辑集成电路类型：	NOR GATE	湿度敏感等级：	1
功能数量：	1	输入次数：	2
端子数量：	6	最高工作温度：	125 °C
最低工作温度：	-40 °C	封装主体材料：	PLASTIC/EPOXY
封装代码：	VSON	封装形状：	SQUARE
封装形式：	SMALL OUTLINE, VERY THIN PROFILE	峰值回流温度（摄氏度）：	260
传播延迟（tpd）：	24.7 ns	认证状态：	Not Qualified
座面最大高度：	0.35 mm	最大供电电压 (Vsup)：	3.6 V
最小供电电压 (Vsup)：	0.8 V	标称供电电压 (Vsup)：	1.1 V
表面贴装：	YES	技术：	CMOS
温度等级：	AUTOMOTIVE	端子面层：	Tin (Sn)
端子形式：	NO LEAD	端子节距：	0.35 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	30
宽度：	1 mm	Base Number Matches：	1

74AUP1G02GS 数据手册

74AUP1G02

Low-power 2-input NOR gate

Rev. 10.1 — 11 July 2023

Product data sheet

1. General description

The 74AUP1G02 is a single 2-input NOR gate. Schmitt-trigger action at all inputs makes the circuit

tolerant of slower input rise and fall times. This device ensures very low static and dynamic power

consumption across the entire V_CCrange from 0.8 V to 3.6 V. This device is fully specified for

partial power down applications using I_OFF. The I_OFFcircuitry disables the output, preventing the

potentially damaging backflow current through the device when it is powered down.

2. Features and benefits

•

Wide supply voltage range from 0.8 V to 3.6 V

•

CMOS low power dissipation

High noise immunity

Overvoltage tolerant inputs to 3.6 V

Low noise overshoot and undershoot < 10 % of V_CC

I_OFFcircuitry provides partial Power-down mode operation

Latch-up performance exceeds 100 mA per JESD 78 Class II

Low static power consumption; I_CC= 0.9 μA (maximum)

Complies with JEDEC standards:

•

JESD8-12 (0.8 V to 1.3 V)

JESD8-11 (0.9 V to 1.65 V)

JESD8-7 (1.2 V to 1.95 V)

JESD8-5 (1.8 V to 2.7 V)

JESD8-B (2.7 V to 3.6 V)

•

ESD protection:

•

HBM: ANSI/ESDA/JEDEC JS-001 class 3A exceeds 5000 V

CDM: ANSI/ESDA/JEDEC JS-002 class C3 exceeds 1000 V

•

Multiple package options

Specified from -40 °C to +85 °C and -40 °C to +125 °C

12 3 4 5 6 7...18

中文翻译

下载PDF

与74AUP1G02GS相关器件

型号	品牌	获取价格	描述	数据表
74AUP1G02GS,132	NXP	获取价格	74AUP1G02 - Low-power 2-input NOR-gate
74AUP1G02GW	NXP	获取价格	Low-power 2-input NOR gate
74AUP1G02GW	NEXPERIA	获取价格	Low-power 2-input NOR gateProduction
74AUP1G02GW-Q100	NXP	获取价格	IC NOR GATE, Gate
74AUP1G02GW-Q100	NEXPERIA	获取价格	Low-power 2-input NOR gateProduction
74AUP1G02GW-Q100,125	NXP	获取价格	NOR Gate, AUP/ULP/V Series, 1-Func, 2-Input, CMOS, PDSO5
74AUP1G02GX	NXP	获取价格	Low-power 2-input NOR gate
74AUP1G02GX	NEXPERIA	获取价格	Low-power 2-input NOR gateProduction
74AUP1G02SE	DIODES	获取价格	SINGLE 2 INPUT POSITIVE NOR GATE
74AUP1G02SE-7	DIODES	获取价格	SINGLE 2 INPUT POSITIVE NOR GATE

与74AUP1G02GS相关文章

解析光耦仿真器：升级光耦合器技术的必要性
2024-11-18

46
英伟达新一代Blackwell GPU过热问题致交付延迟
2024-11-18

34
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

63
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

60

产品中心

服务支持

精选活动

关于我们

帮助中心

74AUP1G02GS

74AUP1G02GS 技术参数

74AUP1G02GS 数据手册

与74AUP1G02GS相关器件

与74AUP1G02GS相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74AUP1G02GS

74AUP1G02GS 技术参数

74AUP1G02GS 数据手册

与74AUP1G02GS相关器件

与74AUP1G02GS相关文章

您还可以找

您在本页遇到什么问题？