Datasheet > 74AUP1G04GM

74AUP1G04GM

更新时间： 2024-01-06 02:46:23

品牌	Logo	应用领域
安世 - NEXPERIA		光电二极管逻辑集成电路
页数	文件大小	规格书
20页	297K
描述
Low-power inverterProduction

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74AUP1G04GM 技术参数

是否Rohs认证：	符合	生命周期：	Transferred
零件包装代码：	SON	包装说明：	VSON, SOLCC6,.04,20
针数：	6	Reach Compliance Code：	compliant
HTS代码：	8542.39.00.01	风险等级：	5.29
系列：	AUP/ULP/V	JESD-30 代码：	R-PDSO-N6
JESD-609代码：	e3	长度：	1.45 mm
负载电容（CL）：	30 pF	逻辑集成电路类型：	INVERTER
最大I（ol）：	0.0017 A	湿度敏感等级：	1
功能数量：	1	输入次数：	1
端子数量：	6	最高工作温度：	125 °C
最低工作温度：	-40 °C	封装主体材料：	PLASTIC/EPOXY
封装代码：	VSON	封装等效代码：	SOLCC6,.04,20
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE, VERY THIN PROFILE
包装方法：	TAPE AND REEL	峰值回流温度（摄氏度）：	260
电源：	1.2/3.3 V	Prop。Delay @ Nom-Sup：	16 ns
传播延迟（tpd）：	20.9 ns	认证状态：	Not Qualified
施密特触发器：	NO	座面最大高度：	0.5 mm
子类别：	Gates	最大供电电压 (Vsup)：	3.6 V
最小供电电压 (Vsup)：	0.8 V	标称供电电压 (Vsup)：	1.1 V
表面贴装：	YES	技术：	CMOS
温度等级：	AUTOMOTIVE	端子面层：	Tin (Sn)
端子形式：	NO LEAD	端子节距：	0.5 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	30
宽度：	1 mm	Base Number Matches：	1

74AUP1G04GM 数据手册

74AUP1G04

Low-power inverter

Rev. 12.1 — 11 July 2023

Product data sheet

1. General description

The 74AUP1G04 is a single inverter.

Schmitt-trigger action at all inputs makes the circuit tolerant of slower input rise and fall times

across the entire VCC range from 0.8 V to 3.6 V.

This device ensures a very low static and dynamic power consumption across the entire V_CCrange

from 0.8 V to 3.6 V.

This device is fully specified for partial Power-down applications using I_OFF. The I_OFFcircuitry

disables the output, preventing the damaging backflow current through the device when it is

powered down.

2. Features and benefits

•

Wide supply voltage range from 0.8 V to 3.6 V

•

CMOS low power dissipation

High noise immunity

Complies with JEDEC standards:

•

JESD8-12 (0.8 V to 1.3 V)

JESD8-11 (0.9 V to 1.65 V)

JESD8-7 (1.65 V to 1.95 V)

JESD8-5 (2.3 V to 2.7 V)

JESD8C (2.7 V to 3.6 V)

•

Low static power consumption; I_CC= 0.9 μA (maximum)

Latch-up performance exceeds 100 mA per JESD 78B Class II

Overvoltage tolerant inputs to 3.6 V

Low noise overshoot and undershoot < 10 % of V_CC

I_OFFcircuitry provides partial Power-down mode operation

Multiple package options

ESD protection:

•

HBM: ANSI/ESDA/JEDEC JS-001 class 3A exceeds 5000 V

CDM: ANSI/ESDA/JEDEC JS-002 class C3 exceeds 1000 V

•

Specified from -40 °C to +85 °C and -40 °C to +125 °C

12 3 4 5 6 7...20

下载PDF

与74AUP1G04GM相关器件

型号	品牌	描述	获取价格	数据表
74AUP1G04GM,184	NXP	Inverter, AUP/ULP/V Series, 1-Func, 1-Input, CMOS, PDSO6	获取价格
74AUP1G04GM-H	NXP	IC AUP/ULP/V SERIES, 1-INPUT INVERT GATE, PDSO6, 1 X 1.45 MM, 0.50 MM HEIGHT, PLASTIC, MO-	获取价格
74AUP1G04GN	NXP	IC AUP/ULP/V SERIES, 1-INPUT INVERT GATE, PDSO6, 0.90 X 1 MM, 0.35 MM HEIGHT, SOT-1115, SO	获取价格
74AUP1G04GN	NEXPERIA	Low-power inverterProduction	获取价格
74AUP1G04GS	NEXPERIA	Low-power inverterProduction	获取价格
74AUP1G04GV	NXP	Low-power inverter	获取价格

产品中心

服务支持

精选活动

关于我们

帮助中心

74AUP1G04GM

74AUP1G04GM 技术参数

74AUP1G04GM 数据手册

与74AUP1G04GM相关器件

与74AUP1G04GM相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74AUP1G04GM

74AUP1G04GM 技术参数

74AUP1G04GM 数据手册

与74AUP1G04GM相关器件

与74AUP1G04GM相关文章

您还可以找

您在本页遇到什么问题？