Datasheet > 2N6660JTXL02

2N6660JTXL02

更新时间： 2024-01-18 00:45:10

品牌	Logo	应用领域
威世 - VISHAY		放大器晶体管
页数	文件大小	规格书
6页	109K
描述
19500/547 JANTX2N6660 W/SOLDER DIP

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

2N6660JTXL02 技术参数

生命周期：	Obsolete	零件包装代码：	BCY
包装说明：	CYLINDRICAL, O-MBCY-W3	针数：	2
Reach Compliance Code：	unknown	ECCN代码：	EAR99
HTS代码：	8541.21.00.95	风险等级：	5.28
配置：	SINGLE WITH BUILT-IN DIODE	最小漏源击穿电压：	60 V
最大漏极电流 (Abs) (ID)：	0.99 A	最大漏极电流 (ID)：	0.99 A
最大漏源导通电阻：	3 Ω	FET 技术：	METAL-OXIDE SEMICONDUCTOR
最大反馈电容 (Crss)：	10 pF	JEDEC-95代码：	TO-205AD
JESD-30 代码：	O-MBCY-W3	元件数量：	1
端子数量：	3	工作模式：	ENHANCEMENT MODE
最高工作温度：	150 °C	封装主体材料：	METAL
封装形状：	ROUND	封装形式：	CYLINDRICAL
极性/信道类型：	N-CHANNEL	最大功率耗散 (Abs)：	6.25 W
子类别：	FET General Purpose Powers	表面贴装：	NO
端子形式：	WIRE	端子位置：	BOTTOM
晶体管应用：	AMPLIFIER	晶体管元件材料：	SILICON
Base Number Matches：	1

2N6660JTXL02 数据手册

Package Information

www.vishay.com

Vishay Siliconix

TO-205AD (TO-39 TALL LID)

C_L

Seating

Plane

INCHES

MILLIMETERS

DIM.

MIN.

0.305

0.240

0.335

MAX.

0.335

0.260

0.370

MIN.

7.75

6.10

8.51

MAX.

8.51

6.60

9.40

LC ⁽⁶⁾

LD ⁽⁷⁾⁽⁸⁾

LL ⁽⁷⁾⁽⁸⁾

LU ⁽⁷⁾⁽⁸⁾

L1 ⁽⁷⁾⁽⁸⁾

L2 ⁽⁷⁾⁽⁸⁾

P ⁽⁵⁾

0.200 TP

5.08 TP

0.016

0.500

0.016

—

0.250

0.100

—

0.029

0.028

0.021

0.750

0.019

0.050

—

0.41

12.70

0.41

—

6.35

2.54

—

0.74

0.71

0.53

19.05

0.48

1.27

—

Q ⁽⁴⁾

0.050

0.010

0.045

0.034

1.27

0.25

1.14

0.86

r ⁽⁹⁾

TL ⁽³⁾

TW ⁽²⁾

α ⁽⁶⁾

45° TP

ECN: S15-1675-Rev. D, 27-Jul-15

DWG: 5511

Notes

(1)

(2)

(3)

(4)

(5)

(6)

Dimensions are in inches. Metric equivalents are given for general information only.

Beyond radius (r) maximum, TW shall be held for a minimum length of 0.011" (0.028 mm).

Dimension TL measured from maximum HD.

Outline in this zone is not controlled.

Dimension CD shall not vary more than 0.010 (0.25 mm) in zone P. This zone is controlled for automatic handling.

Leads at guage plane 0.054" + 0.001", - 0.000" (1.37 mm + 0.03 mm, - 0.00 mm) below seating plane shall be within 0.007" (0.18 mm) radius

of true position (TP) at maximum material condition (MMC) relative to tab at MMC.

LU applies between L1 and L2, LD applies between L2 and L maximum.

Diameter is uncontrolled in L1 and beyond LL minimum.

All three leads.

Radius (r) applies to both inside corners of tab.

(7)

(8)

(9)

⁽¹⁰⁾Drain is electrically connected to the case.

Revison: 27-Jul-15

Document Number: 71367

THIS DOCUMENT IS SUBJECT TO CHANGE WITHOUT NOTICE. THE PRODUCTS DESCRIBED HEREIN AND THIS DOCUMENT

ARE SUBJECT TO SPECIFIC DISCLAIMERS, SET FORTH AT www.vishay.com/doc?91000

1 2 3 456

下载PDF

与2N6660JTXL02相关器件

型号	品牌	描述	获取价格	数据表
2N6660N2	SUPERTEX	Transistor,	获取价格
2N6660X	SEME-LAB	N-CHANNEL ENHANCEMENT MODE MOS TRANSISTOR	获取价格
2N6661	VISHAY	N-Channel 80-V and 90-V (D-S) MOSFETS	获取价格
2N6661	NJSEMI	TMOS SWITCHING TRANSISTOR	获取价格
2N6661	SEME-LAB	N-CHANNEL ENHANCEMENT MODE MOS TRANSISTOR	获取价格
2N6661	SUPERTEX	N-Channel Enhancement-Mode Vertical DMOS FETs	获取价格