5秒后页面跳转
MC100E167FN PDF预览

MC100E167FN

更新时间: 2024-11-22 22:46:23
品牌 Logo 应用领域
摩托罗拉 - MOTOROLA 逻辑集成电路
页数 文件大小 规格书
4页 109K
描述
6-BIT 2:1 MUX-REGISTER

MC100E167FN 技术参数

是否Rohs认证: 不符合生命周期:Transferred
包装说明:PLASTIC, LCC-28Reach Compliance Code:unknown
HTS代码:8542.39.00.01风险等级:5.74
其他特性:SIX 2:1 MUX FOLLOWED BY REGISTER; WITH DUAL CLOCK系列:100E
JESD-30 代码:S-PQCC-J28JESD-609代码:e0
长度:11.505 mm逻辑集成电路类型:D FLIP-FLOP
最大频率@ Nom-Sup:1000000000 Hz位数:6
功能数量:1输入次数:2
端子数量:28最高工作温度:85 °C
最低工作温度:输出特性:OPEN-EMITTER
输出极性:TRUE封装主体材料:PLASTIC/EPOXY
封装代码:QCCJ封装等效代码:LDCC28,.5SQ
封装形状:SQUARE封装形式:CHIP CARRIER
电源:-4.5 V最大电源电流(ICC):130 mA
Prop。Delay @ Nom-Sup:0.8 ns传播延迟(tpd):0.8 ns
认证状态:Not Qualified座面最大高度:4.57 mm
子类别:Multiplexer/Demultiplexers表面贴装:YES
技术:ECL温度等级:OTHER
端子面层:Tin/Lead (Sn/Pb)端子形式:J BEND
端子节距:1.27 mm端子位置:QUAD
触发器类型:POSITIVE EDGE宽度:11.505 mm
最小 fmax:1000 MHzBase Number Matches:1

MC100E167FN 数据手册

 浏览型号MC100E167FN的Datasheet PDF文件第2页浏览型号MC100E167FN的Datasheet PDF文件第3页浏览型号MC100E167FN的Datasheet PDF文件第4页 
SEMICONDUCTOR TECHNICAL DATA  
The MC10E/100E167 contains six 2:1 multiplexers followed by D  
flip-flops with single-ended outputs. Input data are selected by the Select  
control, SEL. The selected data are transferred to the flip-flop outputs by  
a positive edge on CLK1 or CLK2 (or both). A HIGH on the Master Reset  
(MR) pin asynchronously forces all Q outputs LOW.  
1000MHz Min. Operating Frequency  
800ps Max. Clock to Output  
Single-Ended Outputs  
6-BIT 2:1  
MUX-REGISTER  
Asynchronous Master Resets  
Dual Clocks  
Extended 100E V  
Range of – 4.2V to – 5.46V  
75kInput Pulldown Resistors  
EE  
Pinout: 28-Lead PLCC (Top View)  
D a  
5
D b  
4
D a  
4
D b  
3
D a  
3
NC  
V
CCO  
25  
24  
23  
22  
21  
20  
19  
FN SUFFIX  
PLASTIC PACKAGE  
CASE 776-02  
18  
Q
Q
V
26  
D b  
5
5
17  
16  
15  
14  
13  
27  
28  
CLK1  
CLK2  
4
CC  
1
2
LOGIC DIAGRAM  
Q
V
3
EE  
D a  
0
Q
Q
Q
Q
Q
Q
Q
0
1
2
3
Q
V
MR  
MUX  
SEL  
D
D
D
2
R
R
D b  
0
3
SEL  
CCO  
D a  
1
4
D a  
0
12  
Q
MUX  
SEL  
1
D b  
1
5
6
7
8
9
10  
11  
Q
D b  
0
D a  
1
D b  
1
D a  
2
D b  
2
V
CCO  
0
D a  
2
MUX  
SEL  
* All V  
and V  
pins are tied together on the die.  
CC  
CCO  
R
D b  
2
D a  
Q
3
MUX  
SEL  
D
D
D
PIN NAMES  
R
D b  
3
Pin  
Function  
D a – D a  
Input Data a  
Input Data b  
Select Input  
Clock Inputs  
Master Reset  
Data Outputs  
D a  
4
0
0
SEL  
5
Q
Q
Q
4
5
MUX  
SEL  
D b – D b  
5
R
D b  
4
CLK1, CLK2  
MR  
D a  
5
Q
MUX  
SEL  
Q
– Q  
5
0
D b  
R
5
FUNCTIONS  
SEL  
Data  
SEL  
H
L
a
b
CLK1  
CLK2  
MR  
12/93  
REV 2  
Motorola, Inc. 1996  

与MC100E167FN相关器件

型号 品牌 获取价格 描述 数据表
MC100E167FNR2 ONSEMI

获取价格

5V ECL 6-Bit 2:1 MUX-Register
MC100E167FNR2G ONSEMI

获取价格

100E SERIES, POSITIVE EDGE TRIGGERED D FLIP-FLOP, TRUE OUTPUT, PQCC28, LEAD FREE, PLASTIC,
MC100E171 ONSEMI

获取价格

3-BIT 4:1 MULTIPLEXER
MC100E171FN ONSEMI

获取价格

5V ECL 3-Bit 4:1 Multiplexer
MC100E171FN MOTOROLA

获取价格

3-BIT 4:1 MULTIPLEXER
MC100E171FNG ONSEMI

获取价格

5V ECL 3-Bit 4:1 Multiplexer
MC100E171FNR2 ONSEMI

获取价格

5V ECL 3-Bit 4:1 Multiplexer
MC100E171FNR2G ONSEMI

获取价格

5V ECL 3-Bit 4:1 Multiplexer
MC100E175 ONSEMI

获取价格

9-BIT LATCH WITH PARITY
MC100E175FN ONSEMI

获取价格

5V ECL 9-Bit Latch With Parity