5秒后页面跳转
| 生命周期： | Obsolete | 零件包装代码： | BGA |
| 包装说明： | BGA, | 针数： | 272 |
| Reach Compliance Code： | unknown | ECCN代码： | EAR99 |
| HTS代码： | 8542.39.00.01 | 风险等级： | 5.77 |
| 最大时钟频率： | 50 MHz | JESD-30 代码： | S-PBGA-B272 |
| 长度： | 27 mm | 专用输入次数： | |
| I/O 线路数量： | 192 | 端子数量： | 272 |
| 组织： | 0 DEDICATED INPUTS, 192 I/O | 输出函数： | MACROCELL |
| 封装主体材料： | PLASTIC/EPOXY | 封装代码： | BGA |
| 封装形状： | SQUARE | 封装形式： | GRID ARRAY |
| 可编程逻辑类型： | EE PLD | 传播延迟： | 18 ns |
| 认证状态： | Not Qualified | 座面最大高度： | 2.8 mm |
| 标称供电电压： | 5 V | 表面贴装： | YES |
| 技术： | CMOS | 端子形式： | BALL |
| 端子节距： | 1.27 mm | 端子位置： | BOTTOM |
| 宽度： | 27 mm | Base Number Matches： | 1 |
| 型号 | 品牌 | 获取价格 | 描述 | 数据表 |
| ISPLSI3192-70LM | ETC |
获取价格 |
Electrically-Erasable Complex PLD |
|
| ISPLSI3192-70LMI | ETC |
获取价格 |
Electrically-Erasable Complex PLD |
|
| ISPLSI3192-70LQ | LATTICE |
获取价格 |
High Density Programmable Logic |
|
| ISPLSI3192-70LQI | LATTICE |
获取价格 |
High Density Programmable Logic |
|
| ISPLSI3256-50LG | LATTICE |
获取价格 |
High Density Programmable Logic |
|
| ISPLSI3256-50LM | LATTICE |
获取价格 |
High Density Programmable Logic |
|
| ISPLSI3256-50LM160 | LATTICE |
获取价格 |
EE PLD, 24.5ns, CMOS, PQFP160, MQUAD-160 |
|
| ISPLSI3256-70LG | LATTICE |
获取价格 |
High Density Programmable Logic |
|
| ISPLSI3256-70LG167 | LATTICE |
获取价格 |
EE PLD, 18ns, CMOS, CPGA167, CERAMIC, PGA-167 |
|
| ISPLSI3256-70LM | LATTICE |
获取价格 |
High Density Programmable Logic |
|
三星深化印度制造布局，供应链本地化进程加速
芯擎科技“星辰一号”自动驾驶芯片点亮成功，2025年量产在即
纳微科技震撼发布GaNSlim革新氮化镓功率芯片
意法半导体发布第四代SiC技术，助力电动汽车电驱
工作时间：9:00-21:00
CEO邮箱：ceo@jiepei.com
投诉邮箱：tousu@jiepei.com
微信公众号
抖音公众号
浙公网安备 33010502006866号 浙ICP备10014259号-119
营业执照ICP证
技术参数
数据手册
如果您发现信息不准确，
