Datasheet > 可编程逻辑 > 可编程逻辑器件> ISPLSI3256A-90LM

ISPLSI3256A-90LM

更新时间： 2024-10-28 23:01:19

品牌	Logo	应用领域
莱迪思 - LATTICE		可编程逻辑器件输入元件时钟
页数	文件大小	规格书
13页	164K
描述
In-System Programmable High Density PLD

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

ISPLSI3256A-90LM 技术参数

是否Rohs认证：	不符合	生命周期：	Obsolete
零件包装代码：	QFP	包装说明：	MQFP-160
针数：	160	Reach Compliance Code：	unknown
ECCN代码：	EAR99	HTS代码：	8542.39.00.01
风险等级：	5.87	其他特性：	YES
最大时钟频率：	61 MHz	系统内可编程：	YES
JESD-30 代码：	S-MQFP-G160	JTAG BST：	YES
长度：	27.69 mm	湿度敏感等级：	1
专用输入次数：		I/O 线路数量：	128
宏单元数：	256	端子数量：	160
最高工作温度：	70 °C	最低工作温度：
组织：	0 DEDICATED INPUTS, 128 I/O	输出函数：	MACROCELL
封装主体材料：	METAL	封装代码：	QFP
封装等效代码：	QFP160,1.2SQ	封装形状：	SQUARE
封装形式：	FLATPACK	峰值回流温度（摄氏度）：	225
电源：	5 V	可编程逻辑类型：	EE PLD
传播延迟：	15 ns	认证状态：	Not Qualified
座面最大高度：	3.96 mm	子类别：	Programmable Logic Devices
最大供电电压：	5.25 V	最小供电电压：	4.75 V
标称供电电压：	5 V	表面贴装：	YES
技术：	CMOS	温度等级：	COMMERCIAL
端子形式：	GULL WING	端子节距：	0.65 mm
端子位置：	QUAD	处于峰值回流温度下的最长时间：	NOT SPECIFIED
宽度：	27.69 mm	Base Number Matches：	1

ISPLSI3256A-90LM 数据手册

ispLSI 3256A

In-System Programmable High Density PLD

Features

Functional Block Diagram

• HIGH-DENSITY PROGRAMMABLE LOGIC

— 128 I/O Pins

— 11000 PLD Gates

Output Routing Pool

G3 G2 G1 G0

Output Routing Pool

H3 H2 H1 H0

Boundary

Scan

— 384 Registers

— High Speed Global Interconnect

— Wide Input Gating for Fast Counters, State

Machines, Address Decoders, etc.

— Small Logic Block Size for Random Logic

Array

• HIGH-PERFORMANCE E²CMOS^®TECHNOLOGY

— fmax = 90 MHz Maximum Operating Frequency

— tpd = 12 ns Propagation Delay

Twin

GLB

— TTL Compatible Inputs and Outputs

— Electrically Erasable and Reprogrammable

— Non-Volatile

Array

— 100% Tested at Time of Manufacture

— Unused Product Term Shutdown Saves Power

Global Routing Pool

• IN-SYSTEM PROGRAMMABLE

— 5V In-System Programmable (ISP™) using Lattice

ISP or Boundary Scan Test (IEEE 1149.1) Protocol

— Increased Manufacturing Yields, Reduced Time-to-

Market, and Improved Product Quality

C0 C1 C2 C3

Output Routing Pool

D1 D2

Output Routing Pool

0139A

— Reprogram Soldered Devices for Faster Debugging

Description

• 100% IEEE 1149.1 BOUNDARY SCAN COMPATIBLE

TheispLSI3256AisaHigh-DensityProgrammableLogic

Device containing 384 Registers, 128 Universal I/O pins,

five Dedicated Clock Input Pins, eight Output Routing

Pools (ORP) and a Global Routing Pool (GRP) which

allows complete inter-connectivity between all of these

elements. The ispLSI 3256A features 5V in-system

programmability and in-system diagnostic capabilities.

The ispLSI 3256A offers non-volatile reprogrammability

of the logic, as well as the interconnect to provide truly

reconfigurable systems.

• OFFERS THE EASE OF USE AND FAST SYSTEM

SPEED OF PLDs WITH THE DENSITY AND FLEXIBILITY

OF FIELD PROGRAMMABLE GATE ARRAYS

— Complete Programmable Device Can Combine Glue

Logic and Structured Designs

— Enhanced Pin Locking Capability

— Five Dedicated Clock Input Pins

— Synchronous and Asynchronous Clocks

— Programmable Output Slew Rate Control to Mini-

mize Switching Noise

— Flexible Pin Placement

— Optimized Global Routing Pool Provides Global

Interconnectivity

The basic unit of logic on the ispLSI 3256A device is the

TwinGenericLogicBlock(TwinGLB)labelledA0,A1...H3.

There are a total of 32 Twin GLBs in the ispLSI 3256A

device. Each Twin GLB has 24 inputs, a programmable

AND array and two OR/Exclusive-OR Arrays, and eight

outputs which can be configured to be either combinato-

rial or registered. All Twin GLB inputs come from the

GRP.

• ispDesignEXPERT™ – LOGIC COMPILER AND COM-

PLETE ISP DEVICE DESIGN SYSTEMS FROM HDL

SYNTHESIS THROUGH IN-SYSTEM PROGRAMMING

— Superior Quality of Results

— Tightly Integrated with Leading CAE Vendor Tools

— Productivity Enhancing Timing Analyzer, Explore

Tools, Timing Simulator and ispANALYZER™

— PC and UNIX Platforms

to change without notice.

LATTICE SEMICONDUCTOR CORP., 5555 Northeast Moore Ct., Hillsboro, Oregon 97124, U.S.A.

Tel. (503) 268-8000; 1-800-LATTICE; FAX (503) 268-8556; http://www.latticesemi.com

May 1999

3256a_09

12 3 4 5 6 7...13

中文翻译

下载PDF

与ISPLSI3256A-90LM相关器件

型号	品牌	获取价格	描述	数据表
ISPLSI3256A-90LQ	LATTICE	获取价格	In-System Programmable High Density PLD
ISPLSI3256E	LATTICE	获取价格	In-System Programmable High Density PLD
ISPLSI3256E100LB320	LATTICE	获取价格	In-System Programmable High Density PLD
ISPLSI3256E-100LB320	LATTICE	获取价格	In-System Programmable High Density PLD
ISPLSI3256E-100LM	LATTICE	获取价格	EE PLD, 13ns, 256-Cell, CMOS, PQFP304, MQFP-304
ISPLSI3256E100LQ	LATTICE	获取价格	In-System Programmable High Density PLD
ISPLSI3256E-100LQ	LATTICE	获取价格	In-System Programmable High Density PLD
ISPLSI3256E100LQA	LATTICE	获取价格	In-System Programmable High Density PLD
ISPLSI3256E70LB320	LATTICE	获取价格	In-System Programmable High Density PLD
ISPLSI3256E-70LB320	LATTICE	获取价格	In-System Programmable High Density PLD

与ISPLSI3256A-90LM相关文章

三星深化印度制造布局，供应链本地化进程加速
2024-10-29

15
芯擎科技“星辰一号”自动驾驶芯片点亮成功，2025年量产在即
2024-10-29

18
纳微科技震撼发布GaNSlim革新氮化镓功率芯片
2024-10-18

43
意法半导体发布第四代SiC技术，助力电动汽车电驱
2024-10-15

50

产品中心

服务支持

精选活动

关于我们

帮助中心

ISPLSI3256A-90LM

ISPLSI3256A-90LM 技术参数

ISPLSI3256A-90LM 数据手册

与ISPLSI3256A-90LM相关器件

与ISPLSI3256A-90LM相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

ISPLSI3256A-90LM

ISPLSI3256A-90LM 技术参数

ISPLSI3256A-90LM 数据手册

与ISPLSI3256A-90LM相关器件

与ISPLSI3256A-90LM相关文章

您还可以找

您在本页遇到什么问题？