Datasheet > ISPLSI3192-70LB272

ISPLSI3192-70LB272

更新时间： 2024-10-29 05:11:51

品牌	Logo	应用领域
莱迪思 - LATTICE		可编程逻辑
页数	文件大小	规格书
15页	156K
描述
High Density Programmable Logic

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

ISPLSI3192-70LB272 技术参数

是否Rohs认证：	不符合	生命周期：	Obsolete
零件包装代码：	BGA	包装说明：	BGA-272
针数：	272	Reach Compliance Code：	not_compliant
ECCN代码：	EAR99	HTS代码：	8542.39.00.01
风险等级：	5.77	其他特性：	YES
最大时钟频率：	50 MHz	系统内可编程：	YES
JESD-30 代码：	S-PBGA-B272	JTAG BST：	YES
长度：	27 mm	湿度敏感等级：	3
专用输入次数：		I/O 线路数量：	192
宏单元数：	192	端子数量：	272
最高工作温度：	70 °C	最低工作温度：
组织：	0 DEDICATED INPUTS, 192 I/O	输出函数：	MACROCELL
封装主体材料：	PLASTIC/EPOXY	封装代码：	BGA
封装等效代码：	BGA272,20X20,50	封装形状：	SQUARE
封装形式：	GRID ARRAY	峰值回流温度（摄氏度）：	225
电源：	5 V	可编程逻辑类型：	EE PLD
传播延迟：	18 ns	认证状态：	Not Qualified
座面最大高度：	2.54 mm	子类别：	Programmable Logic Devices
最大供电电压：	5.25 V	最小供电电压：	4.75 V
标称供电电压：	5 V	表面贴装：	YES
技术：	CMOS	温度等级：	COMMERCIAL
端子形式：	BALL	端子节距：	1.27 mm
端子位置：	BOTTOM	处于峰值回流温度下的最长时间：	30
宽度：	27 mm	Base Number Matches：	1

ISPLSI3192-70LB272 数据手册

浏览型号ISPLSI3192-70LB272的Datasheet PDF文件第2页

浏览型号ISPLSI3192-70LB272的Datasheet PDF文件第3页

浏览型号ISPLSI3192-70LB272的Datasheet PDF文件第4页

浏览型号ISPLSI3192-70LB272的Datasheet PDF文件第5页

浏览型号ISPLSI3192-70LB272的Datasheet PDF文件第6页

ispLSI 3192

High Density Programmable Logic

Features

Functional Block Diagram

• HIGH-DENSITY PROGRAMMABLE LOGIC

— 192 I/O Pins

— 9000 PLD Gates

ORP

F3 F2

ORP

F1 F0

ORP

E3 E2 E1 E0

ORP

Boundary

Scan

— 384 Registers

— High Speed Global Interconnect

— Wide Input Gating for Fast Counters, State

Machines, Address Decoders, etc.

— Small Logic Block Size for Random Logic

Global Routing Pool

• HIGH PERFORMANCE E²CMOS^®TECHNOLOGY

— fmax = 100 MHz Maximum Operating Frequency

— tpd = 10 ns Propagation Delay

Array

Twin

GLB

— TTL Compatible Inputs and Outputs

— Electrically Erasable and Reprogrammable

— Non-Volatile

— 100% Tested at Time of Manufacture

— Unused Product Term Shutdown Saves Power

Array

• IN-SYSTEM PROGRAMMABLE

— Supports ISP™ or ispJTAG™ Programming

— Increased Manufacturing Yields, Reduced Time-to-

Market, and Improved Product Quality

C1 C2

ORP

— Reprogram Soldered Devices for Faster Debugging

• 100% IEEE 1149.1 BOUNDARY SCAN COMPATIBLE

0139/3192

• OFFERS THE EASE OF USE AND FAST SYSTEM

SPEED OF PLDs WITH THE DENSITY AND FLEXIBILITY

OF FIELD PROGRAMMABLE GATE ARRAYS

— Complete Programmable Device Can Combine Glue

Logic and Structured Designs

Description

The ispLSI 3192 is a High Density Programmable Logic

Device containing 384 Registers, 192 Universal I/O pins,

five Dedicated Clock Input Pins, twelve Output Routing

Pools (ORP), and a Global Routing Pool (GRP) which

allows complete inter-connectivity between all of these

elements. The ispLSI 3192 features 5-Volt in-system

programmability and in-system diagnostic capabilities.

The ispLSI 3192 offers non-volatile reprogrammability of

the logic, as well as the interconnect to provide truly

reconfigurable systems.

— Five Dedicated Clock Input Pins

— Synchronous and Asynchronous Clocks

— Programmable Output Slew Rate Control to Mini-

mize Switching Noise

— Flexible Pin Placement

— Optimized Global Routing Pool Provides Global

Interconnectivity

• ispDesignEXPERT™ – LOGIC COMPILER AND COM-

PLETE ISP DEVICE DESIGN SYSTEMS FROM HDL

SYNTHESIS THROUGH IN-SYSTEM PROGRAMMING

The basic unit of logic on the ispLSI 3192 device is the

TwinGenericLogicBlock(TwinGLB)labelledA0,A1...F3.

There are a total of 24 of these Twin GLBs in the ispLSI

3192 device. Each Twin GLB has 24 inputs, a program-

mable AND array and two OR/Exclusive-OR Arrays, and

eight outputs which can be configured to be either com-

binatorial or registered. All Twin GLB inputs come from

the GRP.

— Superior Quality of Results

— Tightly Integrated with Leading CAE Vendor Tools

— Productivity Enhancing Timing Analyzer, Explore

Tools, Timing Simulator and ispANALYZER™

— PC and UNIX Platforms

to change without notice.

LATTICE SEMICONDUCTOR CORP., 5555 Northeast Moore Ct., Hillsboro, Oregon 97124, U.S.A.

Tel. (503) 268-8000; 1-800-LATTICE; FAX (503) 268-8556; http://www.latticesemi.com

June 2002

3192_08

12 3 4 5 6 7...15

中文翻译

下载PDF

与ISPLSI3192-70LB272相关器件

型号	品牌	获取价格	描述	数据表
ISPLSI3192-70LB272I	LATTICE	获取价格	High Density Programmable Logic
ISPLSI3192-70LBI	LATTICE	获取价格	EE PLD, 18ns, CMOS, PBGA272, 27 X 27 MM, BGA-272
ISPLSI3192-70LM	ETC	获取价格	Electrically-Erasable Complex PLD
ISPLSI3192-70LMI	ETC	获取价格	Electrically-Erasable Complex PLD
ISPLSI3192-70LQ	LATTICE	获取价格	High Density Programmable Logic
ISPLSI3192-70LQI	LATTICE	获取价格	High Density Programmable Logic
ISPLSI3256-50LG	LATTICE	获取价格	High Density Programmable Logic
ISPLSI3256-50LM	LATTICE	获取价格	High Density Programmable Logic
ISPLSI3256-50LM160	LATTICE	获取价格	EE PLD, 24.5ns, CMOS, PQFP160, MQUAD-160
ISPLSI3256-70LG	LATTICE	获取价格	High Density Programmable Logic

与ISPLSI3192-70LB272相关文章

三星深化印度制造布局，供应链本地化进程加速
2024-10-29

15
芯擎科技“星辰一号”自动驾驶芯片点亮成功，2025年量产在即
2024-10-29

18
纳微科技震撼发布GaNSlim革新氮化镓功率芯片
2024-10-18

42
意法半导体发布第四代SiC技术，助力电动汽车电驱
2024-10-15

49

产品中心

服务支持

精选活动

关于我们

帮助中心

ISPLSI3192-70LB272

ISPLSI3192-70LB272 技术参数

ISPLSI3192-70LB272 数据手册

与ISPLSI3192-70LB272相关器件

与ISPLSI3192-70LB272相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

ISPLSI3192-70LB272

ISPLSI3192-70LB272 技术参数

ISPLSI3192-70LB272 数据手册

与ISPLSI3192-70LB272相关器件

与ISPLSI3192-70LB272相关文章

您还可以找

您在本页遇到什么问题？