5秒后页面跳转
捷配首页

Datasheet > IDT71V35761S183PFG8
IDT71V35761S183PFG8 PDF预览

IDT71V35761S183PFG8

更新时间： 2024-11-06 00:31:31
品牌 Logo 应用领域
艾迪悌 - IDT 静态存储器内存集成电路
页数 文件大小 规格书
21页 972K
描述
3.3V Synchronous SRAMs 3.3V I/O, Pipelined Outputs Burst Counter, Single Cycle Deselect

阅读下载

中文翻译

获取价格

IDT71V35761S183PFG8 技术参数

是否无铅： 不含铅是否Rohs认证： 符合
生命周期：Transferred零件包装代码：QFP
包装说明：LQFP,针数：100
Reach Compliance Code：compliantECCN代码：3A991.B.2.A
HTS代码：8542.32.00.41风险等级：5.57
最长访问时间：3.3 ns其他特性：PIPELINED ARCHITECTURE
JESD-30 代码：R-PQFP-G100JESD-609代码：e3
长度：20 mm内存密度：4718592 bit
内存集成电路类型：CACHE SRAM内存宽度：36
湿度敏感等级：3功能数量：1
端子数量：100字数：131072 words
字数代码：128000工作模式：SYNCHRONOUS
最高工作温度：70 °C最低工作温度：
组织：128KX36封装主体材料：PLASTIC/EPOXY
封装代码：LQFP封装形状：RECTANGULAR
封装形式：FLATPACK, LOW PROFILE并行/串行：PARALLEL
峰值回流温度（摄氏度）：260认证状态：Not Qualified
座面最大高度：1.6 mm最大供电电压 (Vsup)：3.465 V
最小供电电压 (Vsup)：3.135 V标称供电电压 (Vsup)：3.3 V
表面贴装：YES技术：CMOS
温度等级：COMMERCIAL端子面层：MATTE TIN
端子形式：GULL WING端子节距：0.65 mm
端子位置：QUAD处于峰值回流温度下的最长时间：30
宽度：14 mm

IDT71V35761S183PFG8 数据手册

 浏览型号IDT71V35761S183PFG8的Datasheet PDF文件第2页浏览型号IDT71V35761S183PFG8的Datasheet PDF文件第3页浏览型号IDT71V35761S183PFG8的Datasheet PDF文件第4页浏览型号IDT71V35761S183PFG8的Datasheet PDF文件第5页浏览型号IDT71V35761S183PFG8的Datasheet PDF文件第6页浏览型号IDT71V35761S183PFG8的Datasheet PDF文件第7页 
                                                                                         
◆
                                                                                         
               
◆
               
                                                                                         
◆
◆
◆
                                                                                         
               
◆
               
                                                                                         
                                                                                         
                                                                                         
                                                                                         
                                                                                         
◆
◆
                                                                                         
               
◆
               
                                                                                         
                                                                                         
               
◆
               
128K x 36  
IDT71V35761S/SA  
3.3VSynchronousSRAMs  
3.3VI/O,PipelinedOutputs  
BurstCounter,SingleCycleDeselect  
Self-timed write cycle with global write control (GW), byte  
write enable (BWE), and byte writes (BWx)  
Power down controlled by ZZ input  
Features  
128K x 36 memory configurations  
Supports high system speed:  
3.3V I/O  
Commercial:  
– 200MHz 3.1ns clock access time  
CommercialandIndustrial:  
– 183MHz 3.3ns clock access time  
– 166MHz 3.5ns clock access time  
LBO input selects interleaved or linear burst mode  
Optional - Boundary Scan JTAG Interface (IEEE 1149.1  
compliant)  
Packaged in a JEDEC Standard 100-pin plastic thin quad  
flatpack (TQFP), 119 ball grid array (BGA) and 165 fine  
pitch ball grid array  
Green parts available, see ordering information  
3.3V core power supply  
FunctionalBlockDiagram  
LBO  
ADV  
INTERNAL  
ADDRESS  
CEN  
128K x 36-  
BIT  
MEMORY  
ARRAY  
CLK  
2
Burst  
Logic  
17/18  
Binary  
Counter  
ADSC  
A0*  
A1*  
Q0  
Q1  
CLR  
ADSP  
2
CLK EN  
A0,A1  
A2–A17  
A0 - A16/17  
GW  
ADDRESS  
REGISTER  
36  
36  
17/18  
Byte 1  
Write Register  
BWE  
Byte 1  
Write Driver  
BW1  
BW2  
9
9
Byte 2  
Write Register  
Byte 2  
Write Driver  
Byte 3  
Write Register  
Byte 3  
Write Driver  
BW3  
BW4  
9
9
Byte 4  
Write Register  
Byte 4  
Write Driver  
OUTPUT  
REGISTER  
CE  
Q
D
CS0  
Enable  
Register  
CLK EN  
DATA  
INPUT  
REGISTER  
CS1  
ZZ  
Powerdown  
D
Q
Enable  
Delay  
Register  
OE  
OUTPUT  
BUFFER  
OE  
,
36  
I/O0 — I/O31  
I/OP1 — I/OP4  
5301 drw 01  
TMS  
TDI  
TCK  
JTAG  
(SA Version)  
TDO  
TRST  
(Optional)  
NOVEMBER2014  
1
©2014 Integrated Device Technology, Inc.  
DSC-5301/07  
1234567...21

中文翻译

下载PDF

与IDT71V35761S183PFG8相关器件

型号 品牌 获取价格 描述 数据表
IDT71V35761S183PFGI IDT

获取价格

 		Cache SRAM, 128KX36, 3.3ns, CMOS, PQFP100, 14 X 20 MM, PLASTIC, TQFP-100
IDT71V35761S183PFGI8 IDT

获取价格

 		3.3V Synchronous SRAMs 3.3V I/O, Pipelined Outputs Burst Counter, Single Cycle Deselect
IDT71V35761S183PFI IDT

获取价格

 		128K x 36, 256K x 18 3.3V Synchronous SRAMs 3.3V I/O, Pipelined Outputs Burst Counter, Sin
IDT71V35761S183PFI8 IDT

获取价格

 		Cache SRAM, 128KX36, 3.3ns, CMOS, PQFP100, 14 X 20 MM, PLASTIC, TQFP-100
IDT71V35761S183PFI9 IDT

获取价格

 		Cache SRAM, 128KX36, 3.3ns, CMOS, PQFP100, 14 X 20 MM, PLASTIC, TQFP-100
IDT71V35761S200BG IDT

获取价格

 		128K x 36, 256K x 18 3.3V Synchronous SRAMs 3.3V I/O, Pipelined Outputs Burst Counter, Sin
IDT71V35761S200BGG IDT

获取价格

 		3.3V Synchronous SRAMs 3.3V I/O, Pipelined Outputs Burst Counter, Single Cycle Deselect
IDT71V35761S200BGG8 IDT

获取价格

 		3.3V Synchronous SRAMs 3.3V I/O, Pipelined Outputs Burst Counter, Single Cycle Deselect
IDT71V35761S200BGGI IDT

获取价格

 		3.3V Synchronous SRAMs 3.3V I/O, Pipelined Outputs Burst Counter, Single Cycle Deselect
IDT71V35761S200BGGI8 IDT

获取价格

 		3.3V Synchronous SRAMs 3.3V I/O, Pipelined Outputs Burst Counter, Single Cycle Deselect

与IDT71V35761S183PFG8相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证