Datasheet > IDT71V35761SA166BG8

IDT71V35761SA166BG8

更新时间： 2024-02-15 03:58:41

品牌	Logo	应用领域
艾迪悌 - IDT		时钟静态存储器内存集成电路
页数	文件大小	规格书
21页	324K
描述
Cache SRAM, 128KX36, 3.5ns, CMOS, PBGA119, BGA-119

阅读下载

中文翻译

获取价格

技术参数
数据手册
替代型号

如果您发现信息不准确，欢迎纠错

IDT71V35761SA166BG8 技术参数

是否Rohs认证：	不符合	生命周期：	Active
零件包装代码：	BGA	包装说明：	BGA, BGA119,7X17,50
针数：	119	Reach Compliance Code：	not_compliant
ECCN代码：	3A991.B.2.A	HTS代码：	8542.32.00.41
风险等级：	5.22	最长访问时间：	3.5 ns
其他特性：	PIPELINED ARCHITECTURE	最大时钟频率 (fCLK)：	166 MHz
I/O 类型：	COMMON	JESD-30 代码：	R-PBGA-B119
JESD-609代码：	e0	长度：	22 mm
内存密度：	4718592 bit	内存集成电路类型：	CACHE SRAM
内存宽度：	36	湿度敏感等级：	3
功能数量：	1	端子数量：	119
字数：	131072 words	字数代码：	128000
工作模式：	SYNCHRONOUS	最高工作温度：	70 °C
最低工作温度：		组织：	128KX36
输出特性：	3-STATE	封装主体材料：	PLASTIC/EPOXY
封装代码：	BGA	封装等效代码：	BGA119,7X17,50
封装形状：	RECTANGULAR	封装形式：	GRID ARRAY
并行/串行：	PARALLEL	峰值回流温度（摄氏度）：	NOT SPECIFIED
电源：	3.3 V	认证状态：	Not Qualified
座面最大高度：	2.36 mm	最大待机电流：	0.03 A
最小待机电流：	3.14 V	子类别：	SRAMs
最大压摆率：	0.32 mA	最大供电电压 (Vsup)：	3.465 V
最小供电电压 (Vsup)：	3.135 V	标称供电电压 (Vsup)：	3.3 V
表面贴装：	YES	技术：	CMOS
温度等级：	COMMERCIAL	端子面层：	Tin/Lead (Sn63Pb37)
端子形式：	BALL	端子节距：	1.27 mm
端子位置：	BOTTOM	处于峰值回流温度下的最长时间：	NOT SPECIFIED
宽度：	14 mm	Base Number Matches：	1

IDT71V35761SA166BG8 数据手册

浏览型号IDT71V35761SA166BG8的Datasheet PDF文件第2页

浏览型号IDT71V35761SA166BG8的Datasheet PDF文件第3页

浏览型号IDT71V35761SA166BG8的Datasheet PDF文件第4页

浏览型号IDT71V35761SA166BG8的Datasheet PDF文件第5页

浏览型号IDT71V35761SA166BG8的Datasheet PDF文件第6页

浏览型号IDT71V35761SA166BG8的Datasheet PDF文件第7页

128K x 36

IDT71V35761YS/S

IDT71V35761YSA/SA

3.3VSynchronousSRAMs

3.3VI/O,PipelinedOutputs

BurstCounter,SingleCycleDeselect

Features

Description

◆

128K x 36 memory configurations

The IDT71V35761 are high-speed SRAMs organized as

◆

Supports high system speed:

128Kx36.TheIDT71V35761SRAMscontainwrite,data,addressand

controlregisters. InternallogicallowstheSRAMtogenerateaself-timed

writebaseduponadecisionwhichcanbeleftuntiltheendofthewritecycle.

Theburstmodefeatureoffersthehighestlevelofperformancetothe

systemdesigner,astheIDT71V35761canprovidefourcyclesofdatafor

a single address presented to the SRAM. An internal burst address

counteracceptsthefirstcycleaddressfromtheprocessor,initiatingthe

Commercial:

– 200MHz 3.1ns clock access time

CommercialandIndustrial:

– 183MHz 3.3ns clock access time

– 166MHz 3.5ns clock access time

LBO input selects interleaved or linear burst mode

◆

Self-timedwritecyclewithglobalwritecontrol(GW),bytewrite accesssequence.Thefirstcycleofoutputdatawillbepipelinedforone

enable (BWE), and byte writes (BWx)

3.3V core power supply

Power down controlled by ZZ input

3.3V I/O

Optional - Boundary Scan JTAG Interface (IEEE 1149.1 andthe LBO inputpin.

compliant)

cycle before it is available on the next rising clock edge. If burst mode

operationisselected(ADV=LOW),thesubsequentthreecyclesofoutput

datawillbeavailabletotheuseronthenextthreerisingclockedges. The

orderofthesethreeaddressesaredefinedbytheinternalburstcounter

◆

The IDT71V35761 SRAMs utilize IDT’s latest high-performance

◆

Packaged in a JEDEC Standard 100-pin plastic thin quad CMOSprocessandarepackagedinaJEDECstandard14mmx20mm

flatpack(TQFP),119ballgridarray(BGA)and165finepitchball 100-pin thinplasticquadflatpack(TQFP)aswellasa119ballgridarray

grid array

(BGA) and 165 fine pitch ball grid array.

PinDescriptionSummary

A0-A17

Address Inputs

Input

Output

Input

I/O

Synchronous

Asynchronous

Synchronous

N/A

Chip Enable

, CS

Chip Selects

Output Enable

Global Write Enable

Byte Write Enable

Individual Byte Write Selects

Clock

BWE

BW , BW

(1)

, BW

CLK

Burst Address Advance

Address Status (Cache Controller)

Address Status (Processor)

Linear / Interleaved Burst Order

Test Mode Select

Test Data Input

Synchronous

ADV

ADSC

ADSP

LBO

TMS

TDI

Synchronous

N/A

TCK

TDO

TRST

Test Clock

Test Data Output

Synchronous

Asynchronous

Synchronous

N/A

JTAG Reset (Optional)

Sleep Mode

I/O

-I/O31, I/OP1-I/OP4

DD, VDDQ

Data Input / Output

Core Power, I/O Power

Ground

Supply

N/A

5301 tbl 01

MAY 2010

DSC-5301/05

12 3 4 5 6 7...21

中文翻译

下载PDF

IDT71V35761SA166BG8 替代型号

型号	品牌	替代类型	描述	数据表
IDT71V35761SA166BG	IDT	功能相似	128K x 36, 256K x 18 3.3V Synchronous SRAMs 3.3V I/O, Pipelined Outputs Burst Counter, Sin

与IDT71V35761SA166BG8相关器件

型号	品牌	获取价格	描述	数据表
IDT71V35761SA166BGG	IDT	获取价格	3.3V Synchronous SRAMs 3.3V I/O, Pipelined Outputs Burst Counter, Single Cycle Deselect
IDT71V35761SA166BGG8	IDT	获取价格	Cache SRAM, 128KX36, 3.5ns, CMOS, PBGA119, GREEN, BGA-119
IDT71V35761SA166BGGI	IDT	获取价格	3.3V Synchronous SRAMs 3.3V I/O, Pipelined Outputs Burst Counter, Single Cycle Deselect
IDT71V35761SA166BGGI8	IDT	获取价格	3.3V Synchronous SRAMs 3.3V I/O, Pipelined Outputs Burst Counter, Single Cycle Deselect
IDT71V35761SA166BGI	IDT	获取价格	128K x 36, 256K x 18 3.3V Synchronous SRAMs 3.3V I/O, Pipelined Outputs Burst Counter, Sin
IDT71V35761SA166BGI8	IDT	获取价格	Cache SRAM, 128KX36, 3.5ns, CMOS, PBGA119, BGA-119
IDT71V35761SA166BQ	IDT	获取价格	128K x 36, 256K x 18 3.3V Synchronous SRAMs 3.3V I/O, Pipelined Outputs Burst Counter, Sin
IDT71V35761SA166BQG	IDT	获取价格	Cache SRAM, 128KX36, 3.5ns, CMOS, PBGA165, GREEN, FBGA-165
IDT71V35761SA166BQG8	IDT	获取价格	3.3V Synchronous SRAMs 3.3V I/O, Pipelined Outputs Burst Counter, Single Cycle Deselect
IDT71V35761SA166BQGI	IDT	获取价格	3.3V Synchronous SRAMs 3.3V I/O, Pipelined Outputs Burst Counter, Single Cycle Deselect

与IDT71V35761SA166BG8相关文章

共享储能电站：数据驱动与政策引领下的黄金机遇
2024-06-26

9
US1M数据手册解读：产品特性、替换型号推荐
2024-06-26

3
解析BAV99LT1G手册：参数分析、替换型号推荐
2024-06-26

3
解读BSS138PW数据手册：产品特性、电气参数及替换型号推荐
2024-06-26

5

产品中心

服务支持

精选活动

关于我们

帮助中心

IDT71V35761SA166BG8

IDT71V35761SA166BG8 技术参数

IDT71V35761SA166BG8 数据手册

IDT71V35761SA166BG8 替代型号

与IDT71V35761SA166BG8相关器件

与IDT71V35761SA166BG8相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

IDT71V35761SA166BG8

IDT71V35761SA166BG8 技术参数

IDT71V35761SA166BG8 数据手册

IDT71V35761SA166BG8 替代型号

与IDT71V35761SA166BG8相关器件

与IDT71V35761SA166BG8相关文章

您还可以找

您在本页遇到什么问题？