是否无铅: | 不含铅 | 是否Rohs认证: | 符合 |
生命周期: | Active | 零件包装代码: | DIP |
包装说明: | DIP, | 针数: | 28 |
Reach Compliance Code: | compliant | ECCN代码: | EAR99 |
HTS代码: | 8542.39.00.01 | 风险等级: | 5.34 |
Is Samacsys: | N | 其他特性: | 8 BUFFER OUTPUT |
JESD-30 代码: | R-PDIP-T28 | JESD-609代码: | e3 |
长度: | 35.68 mm | 端子数量: | 28 |
最大输出时钟频率: | 80 MHz | 封装主体材料: | PLASTIC/EPOXY |
封装代码: | DIP | 封装形状: | RECTANGULAR |
封装形式: | IN-LINE | 峰值回流温度(摄氏度): | 260 |
主时钟/晶体标称频率: | 14.31818 MHz | 认证状态: | Not Qualified |
座面最大高度: | 5.33 mm | 最大供电电压: | 5.5 V |
最小供电电压: | 3 V | 标称供电电压: | 5 V |
表面贴装: | NO | 技术: | CMOS |
端子面层: | MATTE TIN | 端子形式: | THROUGH-HOLE |
端子节距: | 2.54 mm | 端子位置: | DUAL |
处于峰值回流温度下的最长时间: | 30 | 宽度: | 7.62 mm |
uPs/uCs/外围集成电路类型: | CLOCK GENERATOR, PROCESSOR SPECIFIC | Base Number Matches: | 1 |
型号 | 品牌 | 获取价格 | 描述 | 数据表 |
ICS93701 | ICSI |
获取价格 |
DDR Phase Lock Loop Clock Driver | |
ICS93701GT | IDT |
获取价格 |
Clock Driver, PDSO48 | |
ICS93701YGT | ICSI |
获取价格 |
DDR Phase Lock Loop Clock Driver | |
ICS93705 | ICSI |
获取价格 |
DDR Phase Lock Loop Zero Delay Clock Buffer | |
ICS93705FLF-T | IDT |
获取价格 |
Clock Driver, PDSO48 | |
ICS93705YF-T | ICSI |
获取价格 |
DDR Phase Lock Loop Zero Delay Clock Buffer | |
ICS93712 | ICSI |
获取价格 |
2 DIMM DDR Fanout Buffer | |
ICS93712F-T | IDT |
获取价格 |
Clock Driver, PDSO28 | |
ICS93712YFLF-T | IDT |
获取价格 |
Low Skew Clock Driver, 6 True Output(s), 6 Inverted Output(s), PDSO28, 0.209 INCH, MO-150, | |
ICS93712YF-PPP-T | ICSI |
获取价格 |
2 DIMM DDR Fanout Buffer |