5秒后页面跳转
捷配首页

Datasheet > CY6264
CY6264 PDF预览

CY6264

更新时间： 2024-11-27 22:54:27
品牌 Logo 应用领域
赛普拉斯 - CYPRESS /
页数 文件大小 规格书
8页 256K
描述
8K x 8 Static RAM

阅读下载

中文翻译

获取价格

CY6264 数据手册

 浏览型号CY6264的Datasheet PDF文件第2页浏览型号CY6264的Datasheet PDF文件第3页浏览型号CY6264的Datasheet PDF文件第4页浏览型号CY6264的Datasheet PDF文件第5页浏览型号CY6264的Datasheet PDF文件第6页浏览型号CY6264的Datasheet PDF文件第7页 
1CY6264  
PRELIMINARY  
CY6264  
8K x 8 Static RAM  
over 70% when deselected. The CY6264 is packaged in a  
450-mil (300-mil body) SOIC.  
Features  
• 55, 70 ns access times  
• CMOS for optimum speed/power  
An active LOW write enable signal (WE) controls the writ-  
ing/reading operation of the memory. When CE and WE in-  
1
• Easy memory expansion with CE , CE , and OE fea-  
puts are both LOW and CE is HIGH, data on the eight data  
1
2
2
tures  
input/output pins (I/O through I/O ) is written into the memory  
0
7
location addressed by the address present on the address  
pins (A through A ). Reading the device is accomplished by  
• TTL-compatible inputs and outputs  
• Automatic power-down when deselected  
0
12  
selecting the device and enabling the outputs, CE and OE  
1
active LOW, CE active HIGH, while WE remains inactive or  
Functional Description  
2
HIGH. Under these conditions, the contents of the location ad-  
dressed by the information on address pins is present on the  
eight data input/output pins.  
The CY6264 is a high-performance CMOS static RAM orga-  
nized as 8192 words by 8 bits. Easy memory expansion is  
provided by an active LOW chip enable (CE ), an active HIGH  
1
The input/output pins remain in a high-impedance state unless  
the chip is selected, outputs are enabled, and write enable  
(WE) is HIGH. A die coat is used to insure alpha immunity.  
chip enable (CE ), and active LOW output enable (OE) and  
2
three-state drivers. Both devices have an automatic pow-  
er-down feature (CE ), reducing the power consumption by  
1
Logic Block Diagram  
Pin Configuration  
SOIC  
Top View  
NC  
V
CC  
1
2
3
4
28  
27  
26  
25  
24  
23  
22  
21  
20  
19  
18  
17  
16  
15  
A
WE  
CE  
4
A
5
2
A
A
3
6
I/O  
0
A
A
2
A
1
7
5
6
7
8
INPUT BUFFER  
A
8
I/O  
1
A
9
OE  
A
A
A
A
0
10  
11  
12  
CE  
1
9
A
1
I/O  
2
I/O  
I/O  
I/O  
I/O  
I/O  
7
6
5
4
3
10  
11  
12  
13  
14  
A
2
I/O  
I/O  
I/O  
0
1
2
A
I/O  
3
3
A
256 x 32 x 8  
ARRAY  
4
GND  
A
5
I/O  
4
A
6
CY6264-2  
A
A
8
7
I/O  
5
I/O  
6
POWER  
DOWN  
CE  
1
I/O  
7
COLUMN DECODER  
CE  
2
WE  
OE  
CY6264-1  
Selection Guide  
CY6264-55  
CY6264-70  
Maximum Access Time (ns)  
55  
70  
Maximum Operating Current (mA)  
100  
100  
Maximum Standby Current (mA)  
20/15  
20/15  
Shaded area contains advanced information.  
Cypress Semiconductor Corporation  
•
3901 North First Street  
•
San Jose  
•
CA 95134  
October 1994 – Revised June 1996  
•
408-943-2600  
12345678

中文翻译

下载PDF

与CY6264相关器件

型号 品牌 获取价格 描述 数据表
CY6264_06 CYPRESS

获取价格

 		8K x 8 Static RAM
CY6264_09 CYPRESS

获取价格

 		8K x 8 Static RAM
CY6264-55SC CYPRESS

获取价格

 		8K x 8 Static RAM
CY6264-55SCR CYPRESS

获取价格

 		Standard SRAM, 8KX8, 55ns, CMOS, PDSO28, 0.330 INCH, PLASTIC, SOIC-28
CY6264-55SNC CYPRESS

获取价格

 		8K x 8 Static RAM
CY6264-55SNCT CYPRESS

获取价格

 		Standard SRAM, 8KX8, 55ns, CMOS, PDSO28, 0.300 INCH, SOIC-28
CY6264-55SNXC CYPRESS

获取价格

 		8K x 8 Static RAM
CY6264-55SNXI CYPRESS

获取价格

 		8K x 8 Static RAM
CY6264-55SNXIT CYPRESS

获取价格

 		Standard SRAM, 8KX8, 55ns, CMOS, PDSO28, 0.300 INCH, LEAD FREE, SOIC-28
CY6264-70SC CYPRESS

获取价格

 		8K x 8 Static RAM

与CY6264相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证