CDC304DR

更新时间： 2024-11-06 12:58:47

品牌	Logo	应用领域
德州仪器 - TI		时钟驱动器
页数	文件大小	规格书
6页	91K
描述
1-To-8, Divide-By-2 Clock Driver With Preset And Clear 16-SOIC

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

CDC304DR 技术参数

是否无铅：	含铅	是否Rohs认证：	不符合
生命周期：	Obsolete	零件包装代码：	SOIC
包装说明：	SOP, SOP16,.25	针数：	16
Reach Compliance Code：	not_compliant	HTS代码：	8542.39.00.01
风险等级：	5.91	系列：	304
输入调节：	STANDARD	JESD-30 代码：	R-PDSO-G16
长度：	9.9 mm	逻辑集成电路类型：	LOW SKEW CLOCK DRIVER
最大I（ol）：	0.048 A	功能数量：	1
反相输出次数：		端子数量：	16
实输出次数：	8	最高工作温度：	70 °C
最低工作温度：		封装主体材料：	PLASTIC/EPOXY
封装代码：	SOP	封装等效代码：	SOP16,.25
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE
峰值回流温度（摄氏度）：	NOT SPECIFIED	电源：	5 V
Prop。Delay @ Nom-Sup：	9 ns	传播延迟（tpd）：	9 ns
认证状态：	Not Qualified	Same Edge Skew-Max（tskwd）：	1 ns
座面最大高度：	1.75 mm	子类别：	Clock Drivers
最大供电电压 (Vsup)：	5.5 V	最小供电电压 (Vsup)：	4.5 V
标称供电电压 (Vsup)：	5 V	表面贴装：	YES
技术：	TTL	温度等级：	COMMERCIAL
端子形式：	GULL WING	端子节距：	1.27 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	NOT SPECIFIED
宽度：	3.9 mm	最小 fmax：	80 MHz
Base Number Matches：	1

CDC304DR 数据手册

CDC304

OCTAL DIVIDE-BY-2 CIRCUIT/CLOCK DRIVER

SCAS325A – JULY 1990 – REVISED NOVEMBER 1995

D OR N PACKAGE

(TOP VIEW)

Replaces SN74AS304

Maximum Output Skew of 1 ns

Maximum Pulse Skew of 1.5 ns

TTL-Compatible Inputs and Outputs

CLR

GND

Center-Pin V

Minimize High-Speed Switching Noise

and GND Configurations

Package Options Include Plastic

Small-Outline (D) Package and Standard

Plastic (N) 300-mil DIPs

CLK

PRE

description

The CDC304 contains eight flip-flops designed to have low skew between outputs. The eight outputs (in-phase

with CLK) toggle on successive CLK pulses. Preset (PRE) and clear (CLR) inputs are provided to set the Q

outputs high or low independent of the clock (CLK) input.

The CDC304 has output and pulse-skew parameters t

when a divide-by-two function is required.

and t

to ensure performance as a clock driver

sk(o)

sk(p)

The CDC304 is characterized for operation from 0°C to 70°C.

FUNCTION TABLE

INPUTS

OUTPUTS

Q1–Q8

CLR

PRE

CLK

†

↑

†

This configuration does not persist

when PRE or CLR returns to its

inactive (high) level.

‡

logic symbol

PRE

CLK

CLR

‡

This symbol is in accordance with ANSI/IEEE Std 91-1984 and IEC Publication 617-12.

Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of

Texas Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.

PRODUCTION DATA information is current as of publication date.

Products conform to specifications per the terms of Texas Instruments

standard warranty. Production processing does not necessarily include

testing of all parameters.

POST OFFICE BOX 655303 • DALLAS, TEXAS 75265

12 3 4 5 6

中文翻译

下载PDF

与CDC304DR相关器件

型号	品牌	获取价格	描述	数据表
CDC304N	TI	获取价格	1-To-8, Divide-By-2 Clock Driver With Preset And Clear 16-PDIP
CDC305	TI	获取价格	OCTAL DIVIDE-BY-2 CIRCUIT/CLOCK DRIVER
CDC305-1N	TI	获取价格	OCTAL DIVIDE-BY-2 CIRCUIT/CLOCK DRIVER
CDC305D	TI	获取价格	OCTAL DIVIDE-BY-2 CIRCUIT/CLOCK DRIVER
CDC305DR	TI	获取价格	OCTAL DIVIDE-BY-2 CIRCUIT/CLOCK DRIVER
CDC305N	TI	获取价格	OCTAL DIVIDE-BY-2 CIRCUIT/CLOCK DRIVER
CDC318	TI	获取价格	1-LINE TO 18-LINE CLOCK DRIVER WITH I2C CONTROL INTERFACE
CDC318A	TI	获取价格	1-LINE TO 18-LINE CLOCK DRIVER WITH I2C CONTROL INTERFACE
CDC318ADL	TI	获取价格	1-LINE TO 18-LINE CLOCK DRIVER WITH I2C CONTROL INTERFACE
CDC318ADLG4	TI	获取价格	具有 I2C 控制接口的 1 线路至 18 线路时钟驱动器 \| DL \| 48 \| 0 t

与CDC304DR相关文章

英伟达新AI芯片Rubin或提前半年亮相
2024-11-05

14
苹果iPhone 17将全系采用三星/LG显示LTPO OLED面板
2024-11-05

12
三星深化印度制造布局，供应链本地化进程加速
2024-10-29

36
芯擎科技“星辰一号”自动驾驶芯片点亮成功，2025年量产在即
2024-10-29

33

产品中心

服务支持

精选活动

关于我们

帮助中心

CDC304DR

CDC304DR 技术参数

CDC304DR 数据手册

与CDC304DR相关器件

与CDC304DR相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

CDC304DR

CDC304DR 技术参数

CDC304DR 数据手册

与CDC304DR相关器件

与CDC304DR相关文章

您还可以找

您在本页遇到什么问题？