9DB633AGLF

更新时间： 2024-11-07 08:11:55

品牌	Logo	应用领域
艾迪悌 - IDT		PC
页数	文件大小	规格书
14页	237K
描述
Six Output Differential Buffer for PCIe Gen3

阅读下载

中文翻译

获取价格

技术参数
数据手册
替代型号

如果您发现信息不准确，欢迎纠错

9DB633AGLF 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Active	零件包装代码：	TSSOP
包装说明：	TSSOP, TSSOP28,.25	针数：	28
Reach Compliance Code：	compliant	ECCN代码：	EAR99
HTS代码：	8542.39.00.01	风险等级：	1.54
系列：	9DB	输入调节：	DIFFERENTIAL
JESD-30 代码：	R-PDSO-G28	JESD-609代码：	e3
长度：	9.7 mm	逻辑集成电路类型：	PLL BASED CLOCK DRIVER
湿度敏感等级：	1	功能数量：	1
反相输出次数：		端子数量：	28
实输出次数：	6	最高工作温度：	70 °C
最低工作温度：		输出特性：	3-STATE
封装主体材料：	PLASTIC/EPOXY	封装代码：	TSSOP
封装等效代码：	TSSOP28,.25	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH	峰值回流温度（摄氏度）：	260
电源：	3.3 V	认证状态：	Not Qualified
Same Edge Skew-Max（tskwd）：	0.05 ns	座面最大高度：	1.2 mm
子类别：	Clock Drivers	最大供电电压 (Vsup)：	3.465 V
最小供电电压 (Vsup)：	3.135 V	标称供电电压 (Vsup)：	3.3 V
表面贴装：	YES	温度等级：	COMMERCIAL
端子面层：	Matte Tin (Sn) - annealed	端子形式：	GULL WING
端子节距：	0.65 mm	端子位置：	DUAL
处于峰值回流温度下的最长时间：	30	宽度：	4.4 mm
Base Number Matches：	1

9DB633AGLF 数据手册

DATASHEET

Six Output Differential Buffer for PCIe Gen3

9DB633

Features/Benefits:

Recommended Application:

•

OE# pins/Suitable for Express Card applications

6 output PCIe Gen3 zero-delay/fanout buffer

PLL or bypass mode/PLL can dejitter incoming clock

Selectable PLL bandwidth/minimizes jitter peaking in

downstream PLL's

General Description:

The 9DB633 zero-delay buffer supports PCIe Gen3

requirements, while being backwards compatible to PCIe

Gen2 and Gen1. The 9DB633 is driven by a differential SRC

output pair from an IDT 932S421 or 932SQ420 or equivalent

main clock generator. It attenuates jitter on the input clock

and has a selectable PLL bandwidth to maximize

performance in systems with or without Spread-Spectrum

clocking. An SMBus interface allows control of the PLL

bandwidth and bypass options, while 2 clock request (OE#)

pins make the 9DB633 suitable for Express Card

applications.

•

Spread Spectrum Compatible/tracks spreading input

clock for low EMI

SMBus Interface/unused outputs can be disabled

Output Features:

6 - 0.7V current mode differential HCSL output pairs

•

Key Specifications:

•

Cycle-to-cycle jitter < 50 ps

Output-to-output skew < 50 ps

PCIe Gen3 phase jitter < 1.0ps RMS

Block Diagram

OE1#

OE4#

DIF1

SRC_IN

SPREAD

COMPATIBLE

PLL

SRC_IN#

DIF4

DIF(0,2,3,5)

PLL_BW

SMBDAT

SMBCLK

CONTROL

LOGIC

IREF

IDT^®Six Output Differential Buffer for PCIe Gen3

1668C—04/20/11

12 3 4 5 6 7...14

中文翻译

下载PDF

9DB633AGLF 替代型号

型号	品牌	替代类型	描述	数据表
9DB633AGLFT	IDT	完全替代	Six Output Differential Buffer for PCIe Gen3
9DB633AGILF	IDT	完全替代	Six Output Differential Buffer for PCIe Gen3
9DB633AGILFT	IDT	功能相似	Six Output Differential Buffer for PCIe Gen3

与9DB633AGLF相关器件

型号	品牌	获取价格	描述	数据表
9DB633AGLFT	IDT	获取价格	Six Output Differential Buffer for PCIe Gen3
9DB801BF	IDT	获取价格	Clock Driver, PDSO48
9DB801BFLF	IDT	获取价格	SSOP-48, Tube
9DB801BFT	IDT	获取价格	Clock Driver, PDSO48
9DB801BG	IDT	获取价格	Clock Driver, PDSO48
9DB801GLFT	IDT	获取价格	Clock Driver, PDSO48
9DB801GT	IDT	获取价格	Clock Driver, PDSO48
9DB803	RENESAS	获取价格	8-output Differential Buffer for PCIe Gen2
9DB803DF	IDT	获取价格	PLL Based Clock Driver, 9DB Series, 16 True Output(s), 0 Inverted Output(s), PDSO48, MO-11
9DB803DFT	IDT	获取价格	PLL Based Clock Driver, 9DB Series, 8 True Output(s), 0 Inverted Output(s), PDSO48, MO-118

与9DB633AGLF相关文章

英伟达新AI芯片Rubin或提前半年亮相
2024-11-05

16
苹果iPhone 17将全系采用三星/LG显示LTPO OLED面板
2024-11-05

13
三星深化印度制造布局，供应链本地化进程加速
2024-10-29

37
芯擎科技“星辰一号”自动驾驶芯片点亮成功，2025年量产在即
2024-10-29

34

产品中心

服务支持

精选活动

关于我们

帮助中心

9DB633AGLF

9DB633AGLF 技术参数

9DB633AGLF 数据手册

9DB633AGLF 替代型号

与9DB633AGLF相关器件

与9DB633AGLF相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

9DB633AGLF

9DB633AGLF 技术参数

9DB633AGLF 数据手册

9DB633AGLF 替代型号

与9DB633AGLF相关器件

与9DB633AGLF相关文章

您还可以找

您在本页遇到什么问题？