Datasheet > 9DB833AGLIFT

9DB833AGLIFT

更新时间： 2024-02-13 10:14:07

品牌	Logo	应用领域
艾迪悌 - IDT		驱动光电二极管逻辑集成电路
页数	文件大小	规格书
17页	178K
描述
PLL Based Clock Driver, 9DB Series, 8 True Output(s), 0 Inverted Output(s), PDSO48, 6.10 MM, 0.50 MM PITCH, MO-153, TSSOP-48

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

9DB833AGLIFT 技术参数

是否无铅：	含铅	是否Rohs认证：	符合
生命周期：	Active	零件包装代码：	TSSOP
包装说明：	TSSOP, TSSOP48,.3,20	针数：	48
Reach Compliance Code：	compliant	HTS代码：	8542.39.00.01
风险等级：	5.69	系列：	9DB
输入调节：	DIFFERENTIAL MUX	JESD-30 代码：	R-PDSO-G48
JESD-609代码：	e3	长度：	12.5 mm
逻辑集成电路类型：	PLL BASED CLOCK DRIVER	湿度敏感等级：	1
功能数量：	1	反相输出次数：
端子数量：	48	实输出次数：	8
最高工作温度：	85 °C	最低工作温度：	-40 °C
输出特性：	3-STATE	封装主体材料：	PLASTIC/EPOXY
封装代码：	TSSOP	封装等效代码：	TSSOP48,.3,20
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
峰值回流温度（摄氏度）：	NOT SPECIFIED	电源：	3.3 V
认证状态：	Not Qualified	Same Edge Skew-Max（tskwd）：	0.06 ns
座面最大高度：	1.2 mm	子类别：	Clock Drivers
最大供电电压 (Vsup)：	3.465 V	最小供电电压 (Vsup)：	3.135 V
标称供电电压 (Vsup)：	3.3 V	表面贴装：	YES
温度等级：	INDUSTRIAL	端子面层：	Matte Tin (Sn) - annealed
端子形式：	GULL WING	端子节距：	0.5 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	NOT SPECIFIED
宽度：	6.1 mm	Base Number Matches：	1

9DB833AGLIFT 数据手册

DATASHEET

9DB833

Eight Output Differential Buffer for PCIe Gen 3

Recommended Application:

8 output PCIe Gen3 zero-delay/fanout buffer

Features/Benefits

•

3 Selectable SMBus Addresses/Mulitple devices can share

the same SMBus Segment

General Description:

•

OE# pins/Suitable for Express Card applications

PLL or bypass mode/PLL can dejitter incoming clock

The 9DB833 zero-delay buffer supports PCIe Gen3

requirements, while being backwards compatible to PCIe Gen2

and Gen1. The 9DB833 is driven by a differential SRC output

pair from an IDT 932S421 or 932SQ420 or equivalent main

clock generator.

Selectable PLL bandwidth/minimizes jitter peaking in

downstream PLL's

•

Spread Spectrum Compatible/tracks spreading input clock

for low EMI

•

SMBus Interface/unused outputs can be disabled

Key Specifications

Supports undriven differential outputs in Power Down mode

for power management.

•

Outputs cycle-cycle jitter < 50ps

Output to Output skew <50ps

Phase jitter: PCIe Gen3 < 1.0ps rms

Output Features

•

8 - 0.7V current-mode differential HSCL output pairs.

Supports zero delay buffer mode and fanout mode.

Selectable bandwidth

50-110 MHz operation in PLL mode

5-166 MHz operation in Bypass mode

•

Functional Block Diagram

OE(7:0)#

SPREAD

COMPATIBLE

PLL

SRC_IN

SRC_IN#

STOP

DIF(7:0))

LOGIC

PD#

CONTROL

LOGIC

BYP#_LOBW_HIBW

IREF

SMBDAT

SMBCLK

LOCK

IDT^®Eight Output Differential Buffer for PCIe Gen 3

1657A - 06/30/10

12 3 4 5 6 7...17

下载PDF

与9DB833AGLIFT相关器件

型号	品牌	描述	获取价格	数据表
9DBL02	IDT	2-output 3.3V PCIe Zero-Delay Buffer	获取价格
9DBL0242	IDT	2-output 3.3V PCIe Zero-Delay Buffer	获取价格
9DBL0242	RENESAS	2-Output 3.3V PCIe Zero-Delay/Fanout Clock Buffer	获取价格
9DBL0242BKILF	IDT	2-output 3.3V PCIe Zero-Delay Buffer	获取价格
9DBL0242BKILFT	IDT	2-output 3.3V PCIe Zero-Delay Buffer	获取价格
9DBL0243	IDT	2-Output 3.3V LP-HCSL Zero-Delay Buffer with LOS Indicator	获取价格

产品中心

服务支持

精选活动

关于我们

帮助中心

9DB833AGLIFT

9DB833AGLIFT 技术参数

9DB833AGLIFT 数据手册

与9DB833AGLIFT相关器件

与9DB833AGLIFT相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

9DB833AGLIFT

9DB833AGLIFT 技术参数

9DB833AGLIFT 数据手册

与9DB833AGLIFT相关器件

与9DB833AGLIFT相关文章

您还可以找

您在本页遇到什么问题？