Datasheet > 74LVC2G17GW-Q100

74LVC2G17GW-Q100

更新时间： 2024-09-29 11:11:43

品牌	Logo	应用领域
安世 - NEXPERIA		光电二极管逻辑集成电路
页数	文件大小	规格书
13页	220K
描述
Dual non-inverting Schmitt trigger with 5 V tolerant inputProduction

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74LVC2G17GW-Q100 技术参数

是否Rohs认证：	符合	生命周期：	Active
包装说明：	TSSOP,	Reach Compliance Code：	compliant
HTS代码：	8542.39.00.01	风险等级：	5.58
Is Samacsys：	N	系列：	LVC/LCX/Z
JESD-30 代码：	R-PDSO-G6	长度：	2 mm
逻辑集成电路类型：	BUFFER	湿度敏感等级：	1
功能数量：	2	输入次数：	1
端子数量：	6	最高工作温度：	125 °C
最低工作温度：	-40 °C	封装主体材料：	PLASTIC/EPOXY
封装代码：	TSSOP	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH	峰值回流温度（摄氏度）：	260
传播延迟（tpd）：	13.1 ns	筛选级别：	AEC-Q100
座面最大高度：	1.1 mm	最大供电电压 (Vsup)：	5.5 V
最小供电电压 (Vsup)：	1.65 V	标称供电电压 (Vsup)：	3.3 V
表面贴装：	YES	技术：	CMOS
温度等级：	AUTOMOTIVE	端子面层：	Pure Tin (Sn)
端子形式：	GULL WING	端子节距：	0.65 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	30
宽度：	1.25 mm	Base Number Matches：	1

74LVC2G17GW-Q100 数据手册

74LVC2G17-Q100

Dual non-inverting Schmitt trigger with 5 V tolerant input

Rev. 5 — 24 January 2022

Product data sheet

1. General description

The 74LVC2G17-Q100 is a dual buffer with Schmitt-trigger inputs. Inputs can be driven from either

3.3 V or 5 V devices. This feature allows the use of these devices as translators in mixed 3.3 V and

5 V environments.

This device is fully specified for partial power down applications using I_OFF. The I_OFFcircuitry

disables the output, preventing the potentially damaging backflow current through the device when

it is powered down.

This product has been qualified to the Automotive Electronics Council (AEC) standard Q100

(Grade 1) and is suitable for use in automotive applications.

2. Features and benefits

•

Automotive product qualification in accordance with AEC-Q100 (Grade 1)

Specified from -40 °C to +85 °C and from -40 °C to +125 °C

•

Wide supply voltage range from 1.65 V to 5.5 V

Overvoltage tolerant inputs to 5.5 V

High noise immunity

±24 mA output drive (V_CC= 3.0 V)

CMOS low-power consumption

Latch-up performance exceeds 250 mA

Direct interface with TTL levels

I_OFFcircuitry provides partial Power-down mode operation

Complies with JEDEC standard:

•

JESD8-7 (1.65 V to 1.95 V)

JESD8-5 (2.3 V to 2.7 V)

JESD-8B/JESD36 (2.7 V to 3.6 V)

•

ESD protection:

•

MIL-STD-883, method 3015 exceeds 2000 V

HBM JESD22-A114F exceeds 2000 V

MM JESD22-A115-A exceeds 200 V (C = 200 pF, R = 0 Ω)

3. Applications

•

Wave and pulse shapers for highly noisy environments

12 3 4 5 6 7...13

中文翻译

下载PDF

与74LVC2G17GW-Q100相关器件

型号	品牌	获取价格	描述	数据表
74LVC2G17GW-Q100H	NXP	获取价格	74LVC2G17-Q100 - Dual non-inverting Schmitt trigger with 5 V tolerant input TSSOP 6-Pin
74LVC2G17GW-T	NXP	获取价格	暂无描述
74LVC2G17-Q100	NXP	获取价格	Dual non-inverting Schmitt trigger with 5 V tolerant input
74LVC2G17W6	DIODES	获取价格	DUAL SCHMITT TRIGGER BUFFER
74LVC2G17W6-7	DIODES	获取价格	DUAL SCHMITT TRIGGER BUFFER
74LVC2G240	NXP	获取价格	Dual buffer/line driver with 5 V tolerant inputs/outputs; inverting; 3-state
74LVC2G240DC	NEXPERIA	获取价格	Dual inverting buffer/line driver; 3-stateProduction
74LVC2G240DC	NXP	获取价格	Dual buffer/line driver with 5 V tolerant inputs/outputs; inverting; 3-state
74LVC2G240DC-G	NXP	获取价格	Dual inverting buffer/line driver; 3-state - Description: 3.3V Dual Buffer/Line Driver; In
74LVC2G240DC-Q100	NEXPERIA	获取价格	Dual inverting buffer/line driver; 3-state

与74LVC2G17GW-Q100相关文章

塔塔电子与力积电达成技术转让协议，携手建设印度首座晶圆厂
2024-09-29

22
英特尔震撼发布：128核心256线程的至强6性能核处理器
2024-09-29

18
SK海力士量产12层HBM3E，容量高达36GB
2024-09-27

20
意法半导体传感器驱动Sphere，开启沉浸式电影新时代
2024-09-27

31

产品中心

服务支持

精选活动

关于我们

帮助中心

74LVC2G17GW-Q100

74LVC2G17GW-Q100 技术参数

74LVC2G17GW-Q100 数据手册

与74LVC2G17GW-Q100相关器件

与74LVC2G17GW-Q100相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74LVC2G17GW-Q100

74LVC2G17GW-Q100 技术参数

74LVC2G17GW-Q100 数据手册

与74LVC2G17GW-Q100相关器件

与74LVC2G17GW-Q100相关文章

您还可以找

您在本页遇到什么问题？