Datasheet > 74LVC16374ADGG-Q100

74LVC16374ADGG-Q100

更新时间： 2024-09-15 01:07:47

品牌	Logo	应用领域
安世 - NEXPERIA		驱动光电二极管逻辑集成电路
页数	文件大小	规格书
14页	230K
描述
16-bit edge-triggered D-type flip-flop; 5 V tolerant; 3-state

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74LVC16374ADGG-Q100 技术参数

是否Rohs认证：	符合	生命周期：	Active
包装说明：	TSSOP-48	Reach Compliance Code：	compliant
HTS代码：	8542.39.00.01	风险等级：	5.6
Is Samacsys：	N	系列：	LVC/LCX/Z
JESD-30 代码：	R-PDSO-G48	长度：	12.5 mm
逻辑集成电路类型：	BUS DRIVER	湿度敏感等级：	1
位数：	8	功能数量：	2
端口数量：	2	端子数量：	48
最高工作温度：	125 °C	最低工作温度：	-40 °C
输出特性：	3-STATE	输出极性：	TRUE
封装主体材料：	PLASTIC/EPOXY	封装代码：	TSSOP
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
峰值回流温度（摄氏度）：	260	传播延迟（tpd）：	15.6 ns
筛选级别：	AEC-Q100	座面最大高度：	1.2 mm
最大供电电压 (Vsup)：	3.6 V	最小供电电压 (Vsup)：	1.2 V
标称供电电压 (Vsup)：	3.3 V	表面贴装：	YES
技术：	CMOS	温度等级：	AUTOMOTIVE
端子形式：	GULL WING	端子节距：	0.5 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	30
宽度：	6.1 mm	Base Number Matches：	1

74LVC16374ADGG-Q100 数据手册

浏览型号74LVC16374ADGG-Q100的Datasheet PDF文件第2页

浏览型号74LVC16374ADGG-Q100的Datasheet PDF文件第3页

浏览型号74LVC16374ADGG-Q100的Datasheet PDF文件第4页

浏览型号74LVC16374ADGG-Q100的Datasheet PDF文件第5页

浏览型号74LVC16374ADGG-Q100的Datasheet PDF文件第6页

浏览型号74LVC16374ADGG-Q100的Datasheet PDF文件第7页

74LVC16374A-Q100;

74LVCH16374A-Q100

16-bit edge-triggered D-type flip-flop; 5 V tolerant; 3-state

Rev. 2 — 20 November 2018

Product data sheet

1. General description

The 74LVC16374A-Q100 and 74LVCH16374A-Q100 are 16-bit edge-triggered flip-flops featuring

separate D-type inputs with bus hold (74LVCH16374A-Q100 only) for each flip-flop and 3-state

outputs for bus-oriented applications. It consists of two sections of eight positive edge-triggered flip-

flops. A clock input (nCP) and an output enable (nOE) are provided for each octal.

The flip-flops store the state of their individual D-inputs that meet the set-up and hold time

requirements on the LOW-to-HIGH clock (CP) transition.

When pin nOE is LOW, the contents of the flip-flops are available at the outputs. When pin nOE is

HIGH, the outputs go to the high-impedance OFF-state. Operation of input nOE does not affect the

state of the flip-flops.

Inputs can be driven from either 3.3 V or 5 V devices. When disabled, up to 5.5 V can be applied to

the outputs. These features allow the use of these devices in mixed 3.3 V and 5 V applications.

Bus hold on data inputs eliminates the need for external pull-up resistors to hold unused inputs.

This product has been qualified to the Automotive Electronics Council (AEC) standard Q100

(Grade 1) and is suitable for use in automotive applications.

2. Features and benefits

•

Automotive product qualification in accordance with AEC-Q100 (Grade 1)

Specified from -40 °C to +85 °C and from -40 °C to +125 °C

•

5 V tolerant inputs/outputs for interfacing with 5 V logic

Wide supply voltage range from 1.2 V to 3.6 V

CMOS low power consumption

Multibyte flow-through standard pinout architecture

Low inductance multiple supply pins for minimum noise and ground bounce

Direct interface with TTL levels

All data inputs have bus hold (74LVCH16374A-Q100 only)

High-impedance outputs when V_CC= 0 V

Complies with JEDEC standard:

•

JESD8-7A (1.65 V to 1.95 V)

JESD8-5A (2.3 V to 2.7 V)

JESD8-C/JESD36 (2.7 V to 3.6 V)

•

ESD protection:

•

MIL-STD-883, method 3015 exceeds 2000 V

HBM JESD22-A114F exceeds 2000 V

MM JESD22-A115-A exceeds 200 V (C = 200 pF; R = 0 Ω)

12 3 4 5 6 7...14

中文翻译

下载PDF

与74LVC16374ADGG-Q100相关器件

型号	品牌	获取价格	描述	数据表
74LVC16374ADGG-Q1J	NXP	获取价格	74LVC(H)16374A-Q100 - 16-bit edge-triggered D-type flip-flop; 5 V tolerant; 3-state TSSOP
74LVC16374ADGGRG4	TI	获取价格	16 BIT EDGE TRIGGERED D TYPE FLIP FLOP WITH 3 STATE OUTPUTS
74LVC16374ADGG-T	NXP	获取价格	暂无描述
74LVC16374ADGVRE4	TI	获取价格	16 BIT EDGE TRIGGERED D TYPE FLIP FLOP WITH 3 STATE OUTPUTS
74LVC16374ADGVRG4	TI	获取价格	16-Bit Edge-Triggered D-Type Flip-Flop With 3-State Outputs
74LVC16374ADL	NXP	获取价格	16-bit edge triggered D-type flip-flop with 5 Volt tolerant inputs/outputs 3-State
74LVC16374ADL-T	NXP	获取价格	IC LVC/LCX/Z SERIES, DUAL 8-BIT DRIVER, TRUE OUTPUT, PDSO48, 7.50 MM, PLASTIC, MO-118, SOT
74LVC16374APA	IDT	获取价格	Bus Driver, LVC/LCX/Z Series, 2-Func, 8-Bit, True Output, CMOS, PDSO48, TSSOP-48
74LVC16374APA8	IDT	获取价格	D Flip-Flop, LVC/LCX/Z Series, 2-Func, 8-Bit, True Output, CMOS, PDSO48, TSSOP-48
74LVC16374APAG	IDT	获取价格	3.3V CMOS 16-BIT EDGE-TRIGGERED D-TYPE FLIP-FLOP

与74LVC16374ADGG-Q100相关文章

SL74HC10N：高性能三输入与非门解析
2024-09-03

80
AIC1781A 电池充电控制器深度解析
2024-09-03

70
Pickering新高压舌簧继电器亮相汽车测试博览会
2024-08-26

100
采用MCU+MPU双处理器架构实现的创新应用设计探索
2024-08-23

117

产品中心

服务支持

精选活动

关于我们

帮助中心

74LVC16374ADGG-Q100

74LVC16374ADGG-Q100 技术参数

74LVC16374ADGG-Q100 数据手册

与74LVC16374ADGG-Q100相关器件

与74LVC16374ADGG-Q100相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74LVC16374ADGG-Q100

74LVC16374ADGG-Q100 技术参数

74LVC16374ADGG-Q100 数据手册

与74LVC16374ADGG-Q100相关器件

与74LVC16374ADGG-Q100相关文章

您还可以找

您在本页遇到什么问题？