5秒后页面跳转
捷配首页

Datasheet > 逻辑 > 触发器/锁存器> 74F113VC
74F113VC PDF预览

74F113VC

更新时间： 2024-09-15 13:04:55
品牌 Logo 应用领域
飞兆/仙童 - FAIRCHILD 触发器
页数 文件大小 规格书
6页 63K
描述
J-K Flip-Flop, F/FAST Series, 2-Func, Negative Edge Triggered, 2-Bit, Complementary Output, TTL, PDSO14, 0.300 INCH, SOIC-14

阅读下载

中文翻译

获取价格

74F113VC 技术参数

生命周期：Obsolete零件包装代码：SOIC
包装说明：SOP,针数：14
Reach Compliance Code：unknownHTS代码：8542.39.00.01
风险等级：5.68Is Samacsys：N
系列：F/FASTJESD-30 代码：R-PDSO-G14
逻辑集成电路类型：J-K FLIP-FLOP位数：2
功能数量：2端子数量：14
最高工作温度：70 °C最低工作温度：
输出极性：COMPLEMENTARY封装主体材料：PLASTIC/EPOXY
封装代码：SOP封装形状：RECTANGULAR
封装形式：SMALL OUTLINE传播延迟（tpd）：7 ns
认证状态：Not Qualified最大供电电压 (Vsup)：5.25 V
最小供电电压 (Vsup)：4.75 V标称供电电压 (Vsup)：5 V
表面贴装：YES技术：TTL
温度等级：COMMERCIAL端子形式：GULL WING
端子位置：DUAL触发器类型：NEGATIVE EDGE
最小 fmax：125 MHzBase Number Matches：1

74F113VC 数据手册

 浏览型号74F113VC的Datasheet PDF文件第2页浏览型号74F113VC的Datasheet PDF文件第3页浏览型号74F113VC的Datasheet PDF文件第4页浏览型号74F113VC的Datasheet PDF文件第5页浏览型号74F113VC的Datasheet PDF文件第6页 
April 1988  
Revised July 1999  
74F113  
Dual JK Negative Edge-Triggered Flip-Flop  
transferred to the outputs on the falling edge of the clock  
pulse.  
General Description  
The 74F113 offers individual J, K, Set and Clock inputs.  
When the clock goes HIGH the inputs are enabled and  
data may be entered. The logic level of the J and K inputs  
may be changed when the clock pulse is HIGH and the flip-  
flop will perform according to the Truth Table as long as  
minimum setup and hold times are observed. Input data is  
Asynchronous input:  
LOW input to SD sets Q to HIGH level  
Set is independent of clock  
Ordering Code:  
Order Number Package Number  
Package Description  
74F113SC  
74F113SJ  
74F113PC  
M14A  
M14D  
N14A  
14-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-120, 0.150 Narrow  
14-Lead Small Outline Package (SOP), EIAJ TYPE II, 5.3mm Wide  
14-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300 Wide  
Devices also available in Tape and Reel. Specify by appending the suffix letter “X” to the ordering code.  
Logic Symbols  
Connection Diagram  
IEEE/IEC  
© 1999 Fairchild Semiconductor Corporation  
DS009473  
www.fairchildsemi.com  
123456

中文翻译

下载PDF

与74F113VC相关器件

型号 品牌 获取价格 描述 数据表
74F113VCQR FAIRCHILD

获取价格

 		J-K Flip-Flop, F/FAST Series, 2-Func, Negative Edge Triggered, 2-Bit, Complementary Output
74F114 FAIRCHILD

获取价格

 		Dual JK Negative Edge-Triggered Flip-Flop with Common Clocks and Clears
74F114 NXP

获取价格

 		Dual J-K negative edge-triggered flip-flop with common clock and reset
74F114D YAGEO

获取价格

 		J-K Flip-Flop, F/FAST Series, 1-Func, Negative Edge Triggered, 2-Bit, Complementary Output
74F114DC FAIRCHILD

获取价格

 		J-K Flip-Flop, F/FAST Series, 1-Func, Negative Edge Triggered, 2-Bit, Complementary Output
74F114DC ROCHESTER

获取价格

 		J-K Flip-Flop, F/FAST Series, 1-Func, Negative Edge Triggered, 2-Bit, Complementary Output
74F114DCQM FAIRCHILD

获取价格

 		J-K Flip-Flop, 2-Func, Negative Edge Triggered, TTL, CDIP14,
74F114DCQM ROCHESTER

获取价格

 		J-K Flip-Flop
74F114DCQR FAIRCHILD

获取价格

 		J-K Flip-Flop, F/FAST Series, 1-Func, Negative Edge Triggered, 2-Bit, Complementary Output
74F114D-T YAGEO

获取价格

 		J-K Flip-Flop, F/FAST Series, 1-Func, Negative Edge Triggered, 2-Bit, Complementary Output

与74F113VC相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证