74F113SPC

更新时间： 2024-11-05 13:04:55

品牌	Logo	应用领域
飞兆/仙童 - FAIRCHILD		触发器
页数	文件大小	规格书
6页	63K
描述
J-K Flip-Flop, F/FAST Series, 2-Func, Negative Edge Triggered, 2-Bit, Complementary Output, TTL, PDIP14, SLIM, PLASTIC, DIP-14

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74F113SPC 技术参数

生命周期：	Obsolete	零件包装代码：	DIP
包装说明：	DIP,	针数：	14
Reach Compliance Code：	unknown	HTS代码：	8542.39.00.01
风险等级：	5.68	Is Samacsys：	N
系列：	F/FAST	JESD-30 代码：	R-PDIP-T14
逻辑集成电路类型：	J-K FLIP-FLOP	位数：	2
功能数量：	2	端子数量：	14
最高工作温度：	70 °C	最低工作温度：
输出极性：	COMPLEMENTARY	封装主体材料：	PLASTIC/EPOXY
封装代码：	DIP	封装形状：	RECTANGULAR
封装形式：	IN-LINE	传播延迟（tpd）：	7 ns
认证状态：	Not Qualified	最大供电电压 (Vsup)：	5.25 V
最小供电电压 (Vsup)：	4.75 V	标称供电电压 (Vsup)：	5 V
表面贴装：	NO	技术：	TTL
温度等级：	COMMERCIAL	端子形式：	THROUGH-HOLE
端子位置：	DUAL	触发器类型：	NEGATIVE EDGE
最小 fmax：	125 MHz	Base Number Matches：	1

74F113SPC 数据手册

April 1988

Revised July 1999

74F113

Dual JK Negative Edge-Triggered Flip-Flop

transferred to the outputs on the falling edge of the clock

pulse.

General Description

The 74F113 offers individual J, K, Set and Clock inputs.

When the clock goes HIGH the inputs are enabled and

data may be entered. The logic level of the J and K inputs

may be changed when the clock pulse is HIGH and the flip-

flop will perform according to the Truth Table as long as

minimum setup and hold times are observed. Input data is

Asynchronous input:

LOW input to S_Dsets Q to HIGH level

Set is independent of clock

Ordering Code:

Order Number Package Number

Package Description

74F113SC

74F113SJ

74F113PC

M14A

M14D

N14A

14-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-120, 0.150 Narrow

14-Lead Small Outline Package (SOP), EIAJ TYPE II, 5.3mm Wide

14-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300 Wide

Devices also available in Tape and Reel. Specify by appending the suffix letter “X” to the ordering code.

Logic Symbols

Connection Diagram

IEEE/IEC

DS009473

www.fairchildsemi.com

12 3 4 5 6

中文翻译

下载PDF

与74F113SPC相关器件

型号	品牌	获取价格	描述	数据表
74F113SPCQR	FAIRCHILD	获取价格	J-K Flip-Flop, F/FAST Series, 2-Func, Negative Edge Triggered, 2-Bit, Complementary Output
74F113VC	FAIRCHILD	获取价格	J-K Flip-Flop, F/FAST Series, 2-Func, Negative Edge Triggered, 2-Bit, Complementary Output
74F113VCQR	FAIRCHILD	获取价格	J-K Flip-Flop, F/FAST Series, 2-Func, Negative Edge Triggered, 2-Bit, Complementary Output
74F114	FAIRCHILD	获取价格	Dual JK Negative Edge-Triggered Flip-Flop with Common Clocks and Clears
74F114	NXP	获取价格	Dual J-K negative edge-triggered flip-flop with common clock and reset
74F114D	YAGEO	获取价格	J-K Flip-Flop, F/FAST Series, 1-Func, Negative Edge Triggered, 2-Bit, Complementary Output
74F114DC	FAIRCHILD	获取价格	J-K Flip-Flop, F/FAST Series, 1-Func, Negative Edge Triggered, 2-Bit, Complementary Output
74F114DC	ROCHESTER	获取价格	J-K Flip-Flop, F/FAST Series, 1-Func, Negative Edge Triggered, 2-Bit, Complementary Output
74F114DCQM	FAIRCHILD	获取价格	J-K Flip-Flop, 2-Func, Negative Edge Triggered, TTL, CDIP14,
74F114DCQM	ROCHESTER	获取价格	J-K Flip-Flop

与74F113SPC相关文章

英伟达新AI芯片Rubin或提前半年亮相
2024-11-05

13
苹果iPhone 17将全系采用三星/LG显示LTPO OLED面板
2024-11-05

9
三星深化印度制造布局，供应链本地化进程加速
2024-10-29

35
芯擎科技“星辰一号”自动驾驶芯片点亮成功，2025年量产在即
2024-10-29

31

产品中心

服务支持

精选活动

关于我们

帮助中心

74F113SPC

74F113SPC 技术参数

74F113SPC 数据手册

与74F113SPC相关器件

与74F113SPC相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74F113SPC

74F113SPC 技术参数

74F113SPC 数据手册

与74F113SPC相关器件

与74F113SPC相关文章

您还可以找

您在本页遇到什么问题？