74F112PCQM

更新时间： 2024-11-30 13:01:11

品牌	Logo	应用领域
飞兆/仙童 - FAIRCHILD		触发器
页数	文件大小	规格书
6页	62K
描述
J-K Flip-Flop, 2-Func, Negative Edge Triggered, TTL, PDIP16,

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74F112PCQM 技术参数

是否无铅：	含铅	是否Rohs认证：	不符合
生命周期：	Obsolete	包装说明：	DIP, DIP16,.3
Reach Compliance Code：	compliant	HTS代码：	8542.39.00.01
风险等级：	5.92	JESD-30 代码：	R-PDIP-T16
JESD-609代码：	e0	逻辑集成电路类型：	J-K FLIP-FLOP
湿度敏感等级：	2A	功能数量：	2
端子数量：	16	最高工作温度：	70 °C
最低工作温度：		封装主体材料：	PLASTIC/EPOXY
封装代码：	DIP	封装等效代码：	DIP16,.3
封装形状：	RECTANGULAR	封装形式：	IN-LINE
峰值回流温度（摄氏度）：	250	电源：	5 V
认证状态：	Not Qualified	子类别：	FF/Latches
标称供电电压 (Vsup)：	5 V	表面贴装：	NO
技术：	TTL	温度等级：	COMMERCIAL
端子面层：	Tin/Lead (Sn/Pb)	端子形式：	THROUGH-HOLE
端子节距：	2.54 mm	端子位置：	DUAL
处于峰值回流温度下的最长时间：	30	触发器类型：	NEGATIVE EDGE
Base Number Matches：	1

74F112PCQM 数据手册

April 1988

Revised July 1999

74F112

Dual JK Negative Edge-Triggered Flip-Flop

Simultaneous LOW signals on S_Dand C_Dforce both Q and

Q HIGH.

General Description

The 74F112 contains two independent, high-speed JK flip-

flops with Direct Set and Clear inputs. Synchronous state

changes are initiated by the falling edge of the clock. Trig-

gering occurs at a voltage level of the clock and is not

directly related to the transition time. The J and K inputs

can change when the clock is in either state without affect-

ing the flip-flop, provided that they are in the desired state

during the recommended setup and hold times relative to

the falling edge of the clock. A LOW signal on S_Dor C_D

Asynchronous Inputs:

LOW input to S_Dsets Q to HIGH level

LOW input to C_Dsets Q to LOW level

Clear and Set are independent of clock

Simultaneous LOW on C_Dand S_Dmakes both Q

and Q HIGH

prevents clocking and forces Q or Q HIGH, respectively.

Ordering Code:

Order Number Package Number

Package Description

74F112SC

74F112SJ

74F112PC

M16A

M16D

N16E

16-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-012, 0.150 Narrow

16-Lead Small Outline Package (SOP), EIAJ TYPE II, 5.3mm Wide

16-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300 Wide

Devices also available in Tape and Reel. Specify by appending the suffix letter “X” to the ordering code.

Logic Symbols

Connection Diagram

IEEE/IEC

DS009472

www.fairchildsemi.com

12 3 4 5 6

中文翻译

下载PDF

与74F112PCQM相关器件

型号	品牌	获取价格	描述	数据表
74F112PCQR	TI	获取价格	74F112PCQR
74F112PCQR	ROCHESTER	获取价格	J-K Flip-Flop, F/FAST Series, 2-Func, Negative Edge Triggered, 2-Bit, Complementary Output
74F112PCQR	FAIRCHILD	获取价格	J-K Flip-Flop, F/FAST Series, 2-Func, Negative Edge Triggered, 2-Bit, Complementary Output
74F112PCX	FAIRCHILD	获取价格	J-K Flip-Flop, F/FAST Series, 2-Func, Negative Edge Triggered, 2-Bit, Complementary Output
74F112QC	TI	获取价格	IC,FLIP-FLOP,DUAL,J/K TYPE,F-TTL,LDCC,20PIN,PLASTIC
74F112QCQR	FAIRCHILD	获取价格	J-K Flip-Flop, F/FAST Series, 2-Func, Negative Edge Triggered, 2-Bit, Complementary Output
74F112SC	FAIRCHILD	获取价格	Dual JK Negative Edge-Triggered Flip-Flop
74F112SCQR	FAIRCHILD	获取价格	J-K Flip-Flop, F/FAST Series, 2-Func, Negative Edge Triggered, 2-Bit, Complementary Output
74F112SCX	ETC	获取价格	J-K-Type Flip-Flop
74F112SDC	FAIRCHILD	获取价格	J-K Flip-Flop, F/FAST Series, 2-Func, Negative Edge Triggered, 2-Bit, Complementary Output

与74F112PCQM相关文章

解析光耦仿真器：升级光耦合器技术的必要性
2024-11-18

53
英伟达新一代Blackwell GPU过热问题致交付延迟
2024-11-18

42
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

70
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

66

产品中心

服务支持

精选活动

关于我们

帮助中心

74F112PCQM

74F112PCQM 技术参数

74F112PCQM 数据手册

与74F112PCQM相关器件

与74F112PCQM相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74F112PCQM

74F112PCQM 技术参数

74F112PCQM 数据手册

与74F112PCQM相关器件

与74F112PCQM相关文章

您还可以找

您在本页遇到什么问题？