5秒后页面跳转
捷配首页

Datasheet > 74AC11377_10
74AC11377_10 PDF预览

74AC11377_10

更新时间： 2024-11-12 02:58:15
品牌 Logo 应用领域
德州仪器 - TI /
页数 文件大小 规格书
8页 97K
描述
OCTAL D TYPE FLIP FLOP WITH ENABLE

阅读下载

中文翻译

获取价格

74AC11377_10 数据手册

 浏览型号74AC11377_10的Datasheet PDF文件第2页浏览型号74AC11377_10的Datasheet PDF文件第3页浏览型号74AC11377_10的Datasheet PDF文件第4页浏览型号74AC11377_10的Datasheet PDF文件第5页浏览型号74AC11377_10的Datasheet PDF文件第6页浏览型号74AC11377_10的Datasheet PDF文件第7页 
ꢀ
ꢁ
ꢂ
ꢃ
ꢄ
ꢄ
ꢅ
ꢆ ꢃꢇꢂꢈꢉꢊ ꢋꢇꢌ ꢍꢎꢉ ꢏꢈ ꢐꢍ ꢋ ꢏꢈꢆ  
ꢀ
ꢀ
ꢍ
ꢎ
ꢖ
ꢑ
ꢐ
ꢇ
ꢒ
ꢉ
ꢃ
ꢈ
ꢆ
ꢃ
ꢓ
ꢉ
ꢎ
ꢔ
ꢂ
ꢕ
ꢈ
SCAS101 − D3420, FEBRUARY 1990 − REVISED APRIL 1993  
DW OR NT PACKAGE  
(TOP VIEW)  
• Contains Eight D-Type Flip-Flops  
• Clock Enable Latched to Avoid False  
Clocking  
1Q  
2Q  
CLKEN  
1D  
1
24  
23  
22  
21  
20  
19  
18  
17  
16  
15  
14  
13  
2
• Applications Include: Buffer/Storage  
Registers, Shift Registers, Pattern  
Generators  
3Q  
2D  
3
4Q  
3D  
4
GND  
GND  
GND  
GND  
5Q  
4D  
5
• Flow-Through Architecture Optimizes  
6
V
V
CC  
CC  
PCB Layout  
7
• Center-Pin V  
and GND Configuration  
Minimizes High-Speed Switching Noise  
CC  
8
5D  
9
6D  
• EPICt (Enhanced-Performance Implanted  
10  
11  
12  
6Q  
7D  
CMOS) 1-mm Process  
7Q  
8D  
• 500-mA Typical Latch-Up Immunity at 125°C  
8Q  
CLK  
• Package Options Include Plastic Small  
Outline Packages and Standard Plastic  
300-mil DIPs  
description  
These circuits are positive-edge-triggered D-type flip-flops with a clock enable input.  
Information at the D inputs meeting the setup time requirements is transferred to the Q outputs on the  
positive-going edge of the clock pulse if CLKEN is low. Clock triggering occurs at a particular voltage level and  
is not directly related to the transition time of the positive-going pulse. When the clock input is at either the high  
or low level, the D input signal has no effect at the output. The circuits are designed to prevent false clocking  
by transitions at the CLKEN input.  
The 74AC11377 is characterized for operation from − 40°C to 85°C.  
FUNCTION TABLE  
(each flip-flop)  
INPUTS  
OUTPUT  
Q
CLKEN CLK  
D
X
H
L
H
L
X
↑
↑
L
Q
0
H
L
L
X
X
Q
0
EPIC is a trademark of Texas Instruments Incorporated.  
ꢍꢗ ꢆ ꢊꢘ ꢃ ꢇꢐ ꢆꢔ ꢊ ꢂꢇꢂ ꢙꢚ ꢛ ꢜꢝ ꢞꢟ ꢠꢙꢜ ꢚ ꢙꢡ ꢢꢣ ꢝ ꢝ ꢤꢚꢠ ꢟꢡ ꢜꢛ ꢥꢣꢦ ꢧꢙꢢ ꢟꢠ ꢙꢜꢚ ꢨꢟ ꢠꢤ ꢩ  
ꢍꢝ ꢜ ꢨꢣꢢ ꢠ ꢡ ꢢ ꢜꢚ ꢛꢜ ꢝ ꢞ ꢠ ꢜ ꢡ ꢥꢤ ꢢ ꢙꢛ ꢙꢢꢟ ꢠꢙ ꢜꢚꢡ ꢥꢤ ꢝ ꢠꢪ ꢤ ꢠꢤ ꢝ ꢞꢡ ꢜꢛ ꢇꢤꢫ ꢟꢡ ꢐꢚꢡ ꢠꢝ ꢣꢞ ꢤꢚꢠ ꢡ  
ꢡ ꢠ ꢟ ꢚꢨ ꢟ ꢝꢨ ꢬ ꢟ ꢝꢝ ꢟ ꢚ ꢠꢭꢩ ꢍꢝ ꢜ ꢨꢣꢢ ꢠꢙꢜꢚ ꢥꢝ ꢜꢢ ꢤꢡ ꢡꢙ ꢚꢮ ꢨꢜꢤ ꢡ ꢚꢜꢠ ꢚꢤ ꢢꢤ ꢡꢡ ꢟꢝ ꢙꢧ ꢭ ꢙꢚꢢ ꢧꢣꢨ ꢤ  
ꢠ ꢤ ꢡ ꢠꢙ ꢚꢮ ꢜꢛ ꢟ ꢧꢧ ꢥꢟ ꢝ ꢟ ꢞ ꢤ ꢠ ꢤ ꢝ ꢡ ꢩ  
Copyright 1993, Texas Instruments Incorporated  
2−1  
POST OFFICE BOX 655303 • DALLAS, TEXAS 75265  
12345678

中文翻译

下载PDF

与74AC11377_10相关器件

型号 品牌 获取价格 描述 数据表
74AC11377D TI

获取价格

 		OCTAL D TYPE FLIP FLOP WITH ENABLE
74AC11377D NXP

获取价格

 		OCTAL D TYPE FLIP FLOP WITH ENABLE
74AC11377D YAGEO

获取价格

 		D Flip-Flop, AC Series, 1-Func, Positive Edge Triggered, 8-Bit, True Output, CMOS, PDSO24
74AC11377DW TI

获取价格

 		Octal D-Type Positive-Edge-Triggered Flip-Flops With Clock Enable 24-SOIC -40 to 85
74AC11377DWR TI

获取价格

 		Octal D-Type Positive-Edge-Triggered Flip-Flops With Clock Enable 24-SOIC -40 to 85
74AC11377N NXP

获取价格

 		OCTAL D TYPE FLIP FLOP WITH ENABLE
74AC11377N YAGEO

获取价格

 		D Flip-Flop, AC Series, 1-Func, Positive Edge Triggered, 8-Bit, True Output, CMOS, PDIP24
74AC11377N TI

获取价格

 		OCTAL D TYPE FLIP FLOP WITH ENABLE
74AC11377NT TI

获取价格

 		Octal D-Type Positive-Edge-Triggered Flip-Flops With Clock Enable 24-PDIP -40 to 85
74AC11378 NXP

获取价格

 		HEX D-TYPE FLIP FLOP WITH ENABLE, POSITIVE EDGE TRIGGER

与74AC11377_10相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证