5秒后页面跳转
捷配首页

Datasheet > 71V67803150BGG
71V67803150BGG PDF预览

71V67803150BGG

更新时间： 2024-11-10 15:26:27
品牌 Logo 应用领域
艾迪悌 - IDT 静态存储器内存集成电路
页数 文件大小 规格书
23页 424K
描述
Cache SRAM, 512KX18, 3.8ns, CMOS, PBGA119, 14 X 22 MM, ROHS COMPLIANT, PLASTIC, MS-028AA, BGA-119

阅读下载

中文翻译

获取价格

71V67803150BGG 技术参数

是否无铅： 不含铅是否Rohs认证： 符合
生命周期：Active零件包装代码：BGA
包装说明：BGA,针数：119
Reach Compliance Code：compliantECCN代码：3A991.B.2.A
HTS代码：8542.32.00.41风险等级：5.67
最长访问时间：3.8 ns其他特性：PIPELINED ARCHITECTURE
JESD-30 代码：R-PBGA-B119JESD-609代码：e1
长度：22 mm内存密度：9437184 bit
内存集成电路类型：CACHE SRAM内存宽度：18
湿度敏感等级：3功能数量：1
端子数量：119字数：524288 words
字数代码：512000工作模式：SYNCHRONOUS
最高工作温度：70 °C最低工作温度：
组织：512KX18封装主体材料：PLASTIC/EPOXY
封装代码：BGA封装形状：RECTANGULAR
封装形式：GRID ARRAY并行/串行：PARALLEL
峰值回流温度（摄氏度）：260认证状态：Not Qualified
座面最大高度：2.36 mm最大供电电压 (Vsup)：3.465 V
最小供电电压 (Vsup)：3.135 V标称供电电压 (Vsup)：3.3 V
表面贴装：YES技术：CMOS
温度等级：COMMERCIAL端子面层：TIN SILVER COPPER
端子形式：BALL端子节距：1.27 mm
端子位置：BOTTOM处于峰值回流温度下的最长时间：30
宽度：14 mmBase Number Matches：1

71V67803150BGG 数据手册

 浏览型号71V67803150BGG的Datasheet PDF文件第2页浏览型号71V67803150BGG的Datasheet PDF文件第3页浏览型号71V67803150BGG的Datasheet PDF文件第4页浏览型号71V67803150BGG的Datasheet PDF文件第5页浏览型号71V67803150BGG的Datasheet PDF文件第6页浏览型号71V67803150BGG的Datasheet PDF文件第7页 
256K X 36, 512K X 18  
IDT71V67603/Z  
IDT71V67803/Z  
3.3VSynchronousSRAMs  
3.3V I/O, Burst Counter  
PipelinedOutputs,SingleCycleDeselect  
Features  
256K x 36/512K x 18. The IDT71V67603/7803 SRAMs contain write,  
data, address and control registers. Internal logic allows the SRAM to  
generateaself-timedwritebaseduponadecisionwhichcanbeleftuntil  
the endofthe write cycle.  
◆
256K x 36, 512K x 18 memory configurations  
◆
Supports high system speed:  
– 166MHz 3.5ns clock access time  
– 150MHz 3.8ns clock access time  
– 133MHz 4.2ns clock access time  
LBO input selects interleaved or linear burst mode  
Self-timed write cycle with global write control (GW), byte  
Theburstmodefeatureoffersthehighestlevelofperformancetothe  
systemdesigner,astheIDT71V67603/7803canprovidefourcyclesof  
dataforasingleaddresspresentedtotheSRAM. Aninternalburstaddress  
counteracceptsthefirstcycleaddressfromtheprocessor,initiatingthe  
accesssequence.Thefirstcycleofoutputdatawillbepipelinedforone  
cycle before it is available on the next rising clock edge. If burst mode  
operationisselected(ADV=LOW),thesubsequentthreecyclesofoutput  
datawillbeavailabletotheuseronthenextthreerisingclockedges. The  
orderofthesethreeaddressesaredefinedbytheinternalburstcounter  
andthe LBO inputpin.  
◆
◆
write enable (BWE), and byte writes (BWx)  
3.3V core power supply  
Power down controlled by ZZ input  
3.3V I/O supply (VDDQ)  
◆
◆
◆
◆
Packaged in a JEDEC Standard 100-pin thin plastic quad  
flatpack (TQFP), 119 ball grid array (BGA) and 165 fine pitch  
ball grid array (fBGA).  
The IDT71V67603/7803 SRAMs utilize IDT’s latest high-performance  
CMOSprocessandarepackagedinaJEDECstandard14mmx20mm100-  
pin thinplasticquadflatpack(TQFP), a119ballgridarray(BGA) and a 165  
fine pitchballgridarray(fBGA).  
Description  
The IDT71V67603/7803 are high-speed SRAMs organized as  
PinDescriptionSummary  
A0-A18  
Address Inputs  
Input  
Input  
Input  
Input  
Input  
Input  
Input  
Input  
Input  
Input  
Input  
Input  
Input  
I/O  
Synchronous  
Synchronous  
Synchronous  
Asynchronous  
Synchronous  
Synchronous  
Synchronous  
N/A  
Chip Enable  
CE  
CS  
OE  
GW  
0
, CS  
1
Chip Selects  
Output Enable  
Global Write Enable  
Byte Write Enable  
Individual Byte Write Selects  
Clock  
BWE  
BW , BW  
(1)  
1
2
, BW  
3
, BW  
4
CLK  
Burst Address Advance  
Address Status (Cache Controller)  
Address Status (Processor)  
Linear / Interleaved Burst Order  
Sleep Mode  
Synchronous  
Synchronous  
Synchronous  
DC  
ADV  
ADSC  
ADSP  
LBO  
ZZ  
Asynchronous  
Synchronous  
N/A  
I/O  
0
-I/O31, I/OP1-I/OP4  
DD, VDDQ  
SS  
Data Input / Output  
Core Power, I/O Power  
Ground  
V
Supply  
Supply  
V
N/A  
5310 tbl 01  
NOTE:  
1. BW3 and BW4 are not applicable for the IDT71V67802.  
FEBRUARY 2009  
1
©2007IntegratedDeviceTechnology,Inc.  
DSC-5310/07  
1234567...23

中文翻译

下载PDF

与71V67803150BGG相关器件

型号 品牌 获取价格 描述 数据表
71V67803150BGGI IDT

获取价格

 		Cache SRAM, 512KX18, 3.8ns, CMOS, PBGA119, 14 X 22 MM, ROHS COMPLIANT, PLASTIC, MS-028AA,
71V67803150BQGI IDT

获取价格

 		Cache SRAM, 512KX18, 3.8ns, CMOS, PBGA165, 13 X 15 MM, ROHS COMPLIANT, FBGA-165
71V67803150PFG IDT

获取价格

 		Cache SRAM, 512KX18, 3.8ns, CMOS, PQFP100, 14 X 20 MM, 1.40 MM HEIGHT, 1 MM PITCH, ROHS CO
71V67803150PFGI IDT

获取价格

 		Cache SRAM, 512KX18, 3.8ns, CMOS, PQFP100, 14 X 20 MM, 1.40 MM HEIGHT, 1 MM PITCH, ROHS CO
71V67803166BGG IDT

获取价格

 		Cache SRAM, 512KX18, 3.5ns, CMOS, PBGA119, 14 X 22 MM, ROHS COMPLIANT, PLASTIC, MS-028AA,
71V67803S133BG IDT

获取价格

 		PBGA-119, Tray
71V67803S133BG8 IDT

获取价格

 		PBGA-119, Reel
71V67803S133BGG8 IDT

获取价格

 		PBGA-119, Reel
71V67803S133BGI IDT

获取价格

 		Standard SRAM, 512KX18, 4.2ns, CMOS, PBGA119
71V67803S133BQG ROCHESTER

获取价格

 		512KX18 STANDARD SRAM, 4.2ns, PBGA165, 13 X 15 MM, ROHS COMPLIANT, BGA-165

与71V67803150BGG相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证