XRK39351IQ

更新时间： 2024-11-02 03:13:51

品牌	Logo	应用领域
艾科嘉 - EXAR		时钟驱动器逻辑集成电路输出元件
页数	文件大小	规格书
10页	304K
描述
3.3V OR 2.5V, 9-OUTPUT PLL CLOCK DRIVER

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

XRK39351IQ 技术参数

是否无铅：	含铅	是否Rohs认证：	不符合
生命周期：	Obsolete	零件包装代码：	QFP
包装说明：	LQFP, QFP32,.35SQ,32	针数：	32
Reach Compliance Code：	compliant	HTS代码：	8542.39.00.01
风险等级：	5.92	Is Samacsys：	N
其他特性：	ALSO OPERATES AT 3.3V SUPPLY	系列：	39351
输入调节：	DIFFERENTIAL MUX	JESD-30 代码：	S-PQFP-G32
长度：	7 mm	逻辑集成电路类型：	PLL BASED CLOCK DRIVER
最大I（ol）：	0.024 A	湿度敏感等级：	1
功能数量：	1	反相输出次数：
端子数量：	32	实输出次数：	9
最高工作温度：	85 °C	最低工作温度：	-40 °C
输出特性：	3-STATE	封装主体材料：	PLASTIC/EPOXY
封装代码：	LQFP	封装等效代码：	QFP32,.35SQ,32
封装形状：	SQUARE	封装形式：	FLATPACK, LOW PROFILE
峰值回流温度（摄氏度）：	225	电源：	3.3 V
Prop。Delay @ Nom-Sup：	0.3 ns	认证状态：	Not Qualified
Same Edge Skew-Max（tskwd）：	0.15 ns	座面最大高度：	1.6 mm
子类别：	Clock Driver	最大供电电压 (Vsup)：	2.625 V
最小供电电压 (Vsup)：	2.375 V	标称供电电压 (Vsup)：	2.5 V
表面贴装：	YES	温度等级：	INDUSTRIAL
端子形式：	GULL WING	端子节距：	0.8 mm
端子位置：	QUAD	处于峰值回流温度下的最长时间：	NOT SPECIFIED
宽度：	7 mm	最小 fmax：	100 MHz
Base Number Matches：	1

XRK39351IQ 数据手册

PRELIMINARY

XRK39351

3.3V OR 2.5V, 9-OUTPUT PLL CLOCK DRIVER

FEBRUARY 2006

REV. P1.0.0

input is pulled low. This is a test mode intended for

system debug purposes.

GENERAL DESCRIPTION

The XRK39351 is a low voltage PLL based clock

driver designed for high speed clock distribution

applications.

The XRK39351 has an output/input frequency range

of 25MHz to 200MHz with the PLL enabled and an

input frequency range of 2MHz to 300MHz when the

PLL is disabled (test mode).

The XRK39351 has two reference clock inputs, one

LVPECL and the other LVCMOS. The REF_SEL

input selects clock input to be used as the PLL’s

reference source.

FEATURES

• 9 LVCMOS Outputs (4 banks)

• 25 - 200 MHz output frequency range

• Fully Integrated PLL

The XRK39351 uses PLL technology to frequency

lock its outputs to the clock reference input. The

divider in the feedback path will determine the

frequency of the VCO. The XRK39351 provides 9

LVCMOS outputs that are separated into 4 banks.

Each of the separate output banks can individually

divide down the VCO output frequency. This allows

the XRK39351 to generate a variety of output-to-input

frequency ratios (1:1, 1:2, 1:4, 2:1 and 4:1). All

outputs provide LVCMOS compatible levels while

driving 50Ω terminated transmission lines.

• 2.5V or 3.3V Operation

• Selectable reference clock input, LVCMOS or

LVPECL

• 150ps max output to output skew

• Pin compatible with MPC9351

• Industrial temp range: -40°C to +85°C

• 32-Lead TQFP Packaging

The input reference clock can be directly applied to

the output dividers bypassing the PLL when PLL_EN

FIGURE 1. BLOCK DIAGRAM OF THE XRK39351

REF_SEL

÷ 2

TCLK

Ref

PECL

PLL

FB_IN

VDD

PLL_EN

SELA

SELB

SELC

SELD

QC0

QC1

QD0

QD1

QD2

QD3

QD4

Exar Corporation 48720 Kato Road, Fremont CA, 94538 • (510) 668-7000 • FAX (510) 668-7017 • www.exar.com

12 3 4 5 6 7...10

中文翻译

下载PDF

与XRK39351IQ相关器件

型号	品牌	获取价格	描述	数据表
XRK39653	EXAR	获取价格	3.3V, 8-OUTPUT ZERO DELAY BUFFER
XRK39653_0611	EXAR	获取价格	3.3V, 8-OUTPUT ZERO DELAY BUFFER
XRK39653CQ	EXAR	获取价格	3.3V, 8-OUTPUT ZERO DELAY BUFFER
XRK39653IQ	EXAR	获取价格	3.3V, 8-OUTPUT ZERO DELAY BUFFER
XRK39653IQ-F	EXAR	获取价格	3.3V, 8-OUTPUT ZERO DELAY BUFFER
XRK39910	EXAR	获取价格	3.3V LOW SKEW PLL CLOCK DRIVER
XRK39910CD-2	EXAR	获取价格	3.3V LOW SKEW PLL CLOCK DRIVER
XRK39910CD-5	EXAR	获取价格	3.3V LOW SKEW PLL CLOCK DRIVER
XRK39910CD-7	EXAR	获取价格	3.3V LOW SKEW PLL CLOCK DRIVER
XRK39910ID-2	EXAR	获取价格	3.3V LOW SKEW PLL CLOCK DRIVER

与XRK39351IQ相关文章

英伟达新AI芯片Rubin或提前半年亮相
2024-11-05

5
苹果iPhone 17将全系采用三星/LG显示LTPO OLED面板
2024-11-05

2
三星深化印度制造布局，供应链本地化进程加速
2024-10-29

23
芯擎科技“星辰一号”自动驾驶芯片点亮成功，2025年量产在即
2024-10-29

24

产品中心

服务支持

精选活动

关于我们

帮助中心

XRK39351IQ

XRK39351IQ 技术参数

XRK39351IQ 数据手册

与XRK39351IQ相关器件

与XRK39351IQ相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

XRK39351IQ

XRK39351IQ 技术参数

XRK39351IQ 数据手册

与XRK39351IQ相关器件

与XRK39351IQ相关文章

您还可以找

您在本页遇到什么问题？