Datasheet > 微控制器和处理器 > 时钟发生器> W83194BR-B

W83194BR-B

更新时间： 2024-02-25 10:51:39

品牌	Logo	应用领域
华邦 - WINBOND		光电二极管
页数	文件大小	规格书
19页	232K
描述
Stepless Clock Gen. For INTEL Brookdale Chipset

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

W83194BR-B 技术参数

是否Rohs认证：	不符合	生命周期：	Obsolete
Reach Compliance Code：	not_compliant	风险等级：	5.92
JESD-30 代码：	R-PDSO-G48	JESD-609代码：	e0
端子数量：	48	最高工作温度：	70 °C
最低工作温度：		封装主体材料：	PLASTIC/EPOXY
封装代码：	SSOP	封装等效代码：	SSOP48,.4
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE, SHRINK PITCH
电源：	2.5/3.3,3.3 V	认证状态：	Not Qualified
子类别：	Clock Generators	最大压摆率：	100 mA
表面贴装：	YES	技术：	CMOS
温度等级：	COMMERCIAL	端子面层：	Tin/Lead (Sn/Pb)
端子形式：	GULL WING	端子节距：	0.635 mm
端子位置：	DUAL	Base Number Matches：	1

W83194BR-B 数据手册

W83194BR-B

STEPLESS CLOCK FOR INTEL BROOKDALE CHIPSET

Power good input signal comes from ACPI with high active. This

3.3V input is level sensitive strobe used to determine FS [4:0] and

MULTISEL0 input are valid and is ready to sample. This pin is high

active.

VTT_PWRGD

Power Down Function. This is internal 120K pull up. This is multi-

function pin. When the VTT_PWRGD signal is asserted (this is,

turns from a logical Low to high), the pin will be switched into the

function of power down (PD#).

PD#*

3V66_0

OUT

66MHz or 48MHz outputs selected by I2C register.

VCH_CLK

IN_td120kLatched input for FS4 at initial power up for H/W selecting the

output frequency of CPU 3V66 and PCI clocks. This is internal 120K

pull down.

FS4^&

OUT 3.3V free running PCI clock during normal operation. This pin is with

x1.5 ~ x2 driving strength.

IN_td120kLatched input for FS0 at initial power up for H/W selecting the

output frequency of CPU, 3V66 and PCI clocks. This is internal

120K pull down.

PCICLK_F1^

FS0^&

OUT 3.3V free running PCI clock outputs. This pin is with x1.5 ~ x2

PCICLK_F2^

FS1^&

driving strength.

IN_td120kLatched input for FS1 at initial power up for H/W selecting the

output frequency of CPU, 3V66 and PCI clocks. This is internal

120K pull down.

OUT 3.3V free running PCI clock outputs. This pin is with x1.5 ~ x2

PCICLK0^{^}

ENWD*

driving strength.

Latched input for ENWD at initial power up for H/W enable the

watch dog timer. This is internal 120K pull up.

10, 11, 12,

15, 16, 17

OUT Low skew (< 250ps) PCI clock outputs.

PCICLK [1:6]

3V66_1, 3V66_2,

3V66_3

OUT 3.3V output clocks for the chipset.

20, 21, 22

5.3 I²C Control Interface

Pin Name

Type

I/OD

Description

Serial data of I²C 2-wire control interface with internal pull-up

resistor.

SDATA*

Serial clock of I²C 2-wire control interface with internal pull-up

resistor.

SCLK*

Publication Release Date: February 2003

- 4 -

Revision 2.0

1...5 6 789 10 11...19

中文翻译

下载PDF

与W83194BR-B相关器件

型号	品牌	获取价格	描述	数据表
W83194BR-C	WINBOND	获取价格	200MHZ CLOCK FOR CAMINO CHIPSET
W83194BR-K8	WINBOND	获取价格	Processor Specific Clock Generator, 309MHz, CMOS, PDSO48, SSOP-48
W83194BR-KT	WINBOND	获取价格	STEP-LESS 3-DIMM K7 CLOCK
W83194BR-KX	WINBOND	获取价格	STEP-LESS 3-DIMM K7 CLOCK
W83194BR-P4X	ETC	获取价格	Step-less VIA P4X/P4M Main Clock Gen.
W83194BR-PT	WINBOND	获取价格	STEPLESS VIA PT MAIN CLOCK GENERATOR
W83194BR-S	WINBOND	获取价格	200MHZ 2-DIMM CLOCK FOR SOLANO CHIPSET
W83194BR-SD	WINBOND	获取价格	Winbond Clock Generator For INTEL P4 Springdale Series Chipset
W83194R	WINBOND	获取价格	166MHZ CLOCK FOR SIS CHIPSET
W83194R-17	WINBOND	获取价格	100MHZ AGP CLOCK FOR SIS CHIPSET

与W83194BR-B相关文章

压敏电阻器在直流电路中的过压保护应用探讨
2024-06-07

1
电感耐压值及其与电感大小的关系
2024-06-07

4
CNY17F光耦合器：特性、应用、封装、引脚功能及替换型号解析
2024-06-07

3
DS1307资料解析：特性、引脚说明、替代推荐
2024-06-07

2

产品中心

服务支持

精选活动

关于我们

帮助中心

W83194BR-B

W83194BR-B 技术参数

W83194BR-B 数据手册

与W83194BR-B相关器件

与W83194BR-B相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

W83194BR-B

W83194BR-B 技术参数

W83194BR-B 数据手册

与W83194BR-B相关器件

与W83194BR-B相关文章

您还可以找

您在本页遇到什么问题？