5秒后页面跳转
捷配首页

Datasheet > TMS626812-12ADGER
TMS626812-12ADGER PDF预览

TMS626812-12ADGER

更新时间： 2024-10-28 15:54:51
品牌 Logo 应用领域
德州仪器 - TI 动态存储器光电二极管内存集成电路
页数 文件大小 规格书
40页 561K
描述
2MX8 SYNCHRONOUS DRAM, 9ns, PDSO44, 0.400 INCH, PLASTIC, TSOP2-44

阅读下载

中文翻译

获取价格

TMS626812-12ADGER 技术参数

生命周期：Obsolete零件包装代码：TSOP2
包装说明：TSOP2,针数：44
Reach Compliance Code：unknownECCN代码：EAR99
HTS代码：8542.32.00.02风险等级：5.56
访问模式：DUAL BANK PAGE BURST最长访问时间：9 ns
其他特性：AUTO/SELF REFRESHJESD-30 代码：R-PDSO-G44
长度：18.41 mm内存密度：16777216 bit
内存集成电路类型：SYNCHRONOUS DRAM内存宽度：8
功能数量：1端口数量：1
端子数量：44字数：2097152 words
字数代码：2000000工作模式：SYNCHRONOUS
最高工作温度：70 °C最低工作温度：
组织：2MX8封装主体材料：PLASTIC/EPOXY
封装代码：TSOP2封装形状：RECTANGULAR
封装形式：SMALL OUTLINE, THIN PROFILE认证状态：Not Qualified
座面最大高度：1.2 mm自我刷新：YES
最大供电电压 (Vsup)：3.6 V最小供电电压 (Vsup)：3 V
标称供电电压 (Vsup)：3.3 V表面贴装：YES
技术：MOS温度等级：COMMERCIAL
端子形式：GULL WING端子节距：0.8 mm
端子位置：DUAL宽度：10.16 mm
Base Number Matches：1

TMS626812-12ADGER 数据手册

 浏览型号TMS626812-12ADGER的Datasheet PDF文件第2页浏览型号TMS626812-12ADGER的Datasheet PDF文件第3页浏览型号TMS626812-12ADGER的Datasheet PDF文件第4页浏览型号TMS626812-12ADGER的Datasheet PDF文件第5页浏览型号TMS626812-12ADGER的Datasheet PDF文件第6页浏览型号TMS626812-12ADGER的Datasheet PDF文件第7页 
TMS626812  
1048576 BY 8-BIT BY 2-BANK  
SYNCHRONOUS DYNAMIC RANDOM-ACCESS MEMORY  
SMOS687A –JULY 1996 – REVISED APRIL 1997  
Organization . . . 1M × 8 × 2 Banks  
DGE PACKAGE  
( TOP VIEW )  
3.3-V Power Supply (±10% Tolerance)  
Two Banks for On-Chip Interleaving  
(Gapless Accesses)  
1
44  
43  
42  
41  
40  
39  
38  
37  
36  
35  
34  
33  
32  
31  
30  
29  
28  
27  
26  
25  
24  
23  
V
V
SS  
DQ7  
CC  
2
DQ0  
High Bandwidth – Up to 83-MHz Data Rates  
3
V
V
SSQ  
DQ6  
SSQ  
DQ1  
CAS Latency Programmable to 2 or 3  
Cycles From Column-Address Entry  
4
5
V
V
CCQ  
DQ5  
CCQ  
DQ2  
Burst Sequence Programmable to Serial or  
Interleave  
6
7
V
V
SSQ  
DQ4  
SSQ  
DQ3  
Burst Length Programmable to 1, 2, 4, or 8  
8
Chip Select and Clock Enable for  
Enhanced-System Interfacing  
9
V
V
CCQ  
CCQ  
NC  
10  
11  
12  
13  
14  
15  
16  
17  
18  
19  
20  
21  
22  
NC  
NC  
DQM  
CLK  
CKE  
NC  
A9  
Cycle-by-Cycle DQ-Bus Mask Capability  
Auto-Refresh and Self-Refresh Capability  
4K Refresh (Total for Both Banks)  
NC  
W
CAS  
RAS  
CS  
High-Speed, Low-Noise Low-Voltage TTL  
(LVTTL) Interface  
Power-Down Mode  
A11  
A10  
A0  
A8  
Compatible With JEDEC Standards  
Pipeline Architecture  
A7  
A1  
A6  
Temperature Ranges  
Operating, 0°C to 70°C  
Storage, – 55°C to 150°C  
A2  
A5  
A3  
A4  
V
V
SS  
CC  
Performance Ranges:  
SYNCHRONOUS  
CLOCK CYCLE  
TIME  
ACCESS TIME  
CLOCK TO  
OUTPUT  
REFRESH  
INTERVAL  
PIN NOMENCLATURE  
A0–A10 Address Inputs  
t
t
t
t
CK2  
CK3  
CK2  
CK3  
(CL = 3) (CL = 2) (CL = 3) (CL = 2)  
A0–A10 Row Addresses  
A0–A8 Column Addresses  
A10 Automatic-Precharge Select  
Bank Select  
Column-Address Strobe  
Clock Enable  
†
’626812-12A  
12 ns  
12 ns  
15 ns  
18 ns  
9 ns  
9 ns  
9 ns  
64 ms  
64 ms  
’626812-12  
10 ns  
†
A11  
CAS  
CKE  
CLK  
CS  
–12A speed device is supported only at –5/+10% V  
CC  
description  
System Clock  
Chip Select  
The TMS626812 is a high-speed 16777216-bit  
synchronous dynamic random access memory  
(SDRAM) device organized as two banks of  
1048576 words with eight bits per word.  
DQ0–DQ7  
SDRAM Data Input/Output  
Data/Output Mask Enable  
No External Connect  
DQM  
NC  
RAS  
Row-Address Strobe  
Power Supply (3.3-V Typ)  
Power Supply for Output Drivers (3.3-V Typ)  
Ground  
Ground for Output Drivers  
Write Enable  
V
V
V
V
CC  
CCQ  
SS  
SSQ  
All inputs and outputs of the TMS626812 series  
are compatible with the LVTTL interface.  
W
Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of  
Texas Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.  
Copyright 1997, Texas Instruments Incorporated  
PRODUCTION DATA information is current as of publication date.  
Products conform to specifications per the terms of Texas Instruments  
standard warranty. Production processing does not necessarily include  
testing of all parameters.  
1
POST OFFICE BOX 1443 • HOUSTON, TEXAS 77251–1443  
1234567...40

中文翻译

下载PDF

与TMS626812-12ADGER相关器件

型号 品牌 获取价格 描述 数据表
TMS626812-12BDGE TI

获取价格

 		IC,SDRAM,2X1MX8,CMOS,TSOP,44PIN,PLASTIC
TMS626812-12DGE TI

获取价格

 		1048576 BY 8-BIT BY 2-BANK SYNCHRONOUS DYNAMIC RANDOM-ACCESS MEMORY
TMS626812-15DGE TI

获取价格

 		2MX8 SYNCHRONOUS DRAM, PDSO44, 0.400 INCH, PLASTIC, TSOP2-44
TMS626812A TI

获取价格

 		1048576 BY 8-BIT BY 2-BANK SYNCHRONOUS DYNAMIC RANDOM-ACCESS MEMORY
TMS626812A-10 TI

获取价格

 		2MX8 SYNCHRONOUS DRAM, PDSO44, 0.400 INCH, PLASTIC, TSOP-44
TMS626812A-10DGE TI

获取价格

 		2MX8 SYNCHRONOUS DRAM, 7ns, PDSO44, 0.400 INCH, PLASTIC, TSOP-44
TMS626812A-10DGER TI

获取价格

 		2MX8 SYNCHRONOUS DRAM, 7ns, PDSO44, 0.400 INCH, PLASTIC, TSOP-44
TMS626812A-12 TI

获取价格

 		暂无描述
TMS626812A-12DGE TI

获取价格

 		2MX8 SYNCHRONOUS DRAM, 8ns, PDSO44, 0.400 INCH, PLASTIC, TSOP-44
TMS626812ADGE-10 TI

获取价格

 		1MX8 SYNCHRONOUS DRAM, 7ns, PDSO44, 0.400 INCH, PLASTIC, TSOP-44

与TMS626812-12ADGER相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证