5秒后页面跳转
捷配首页

Datasheet > TMS626812A-10DGER
TMS626812A-10DGER PDF预览

TMS626812A-10DGER

更新时间： 2024-10-28 14:36:23
品牌 Logo 应用领域
德州仪器 - TI 时钟动态存储器光电二极管内存集成电路
页数 文件大小 规格书
40页 602K
描述
2MX8 SYNCHRONOUS DRAM, 7ns, PDSO44, 0.400 INCH, PLASTIC, TSOP-44

阅读下载

中文翻译

获取价格

TMS626812A-10DGER 技术参数

是否无铅： 含铅是否Rohs认证： 不符合
生命周期：Obsolete零件包装代码：TSOP
包装说明：TSOP2, TSOP44,.46,32针数：44
Reach Compliance Code：not_compliantECCN代码：EAR99
HTS代码：8542.32.00.02风险等级：5.91
访问模式：DUAL BANK PAGE BURST最长访问时间：7 ns
其他特性：AUTO/SELF REFRESH最大时钟频率 (fCLK)：100 MHz
I/O 类型：COMMON交错的突发长度：1,2,4,8
JESD-30 代码：R-PDSO-G44长度：18.41 mm
内存密度：16777216 bit内存集成电路类型：SYNCHRONOUS DRAM
内存宽度：8功能数量：1
端口数量：1端子数量：44
字数：2097152 words字数代码：2000000
工作模式：SYNCHRONOUS最高工作温度：70 °C
最低工作温度：组织：2MX8
输出特性：3-STATE封装主体材料：PLASTIC/EPOXY
封装代码：TSOP2封装等效代码：TSOP44,.46,32
封装形状：RECTANGULAR封装形式：SMALL OUTLINE, THIN PROFILE
峰值回流温度（摄氏度）：NOT SPECIFIED电源：3.3 V
认证状态：Not Qualified刷新周期：4096
座面最大高度：1.2 mm自我刷新：YES
连续突发长度：1,2,4,8最大待机电流：0.002 A
子类别：DRAMs最大压摆率：0.13 mA
最大供电电压 (Vsup)：3.6 V最小供电电压 (Vsup)：3 V
标称供电电压 (Vsup)：3.3 V表面贴装：YES
技术：CMOS温度等级：COMMERCIAL
端子形式：GULL WING端子节距：0.8 mm
端子位置：DUAL处于峰值回流温度下的最长时间：NOT SPECIFIED
宽度：10.16 mmBase Number Matches：1

TMS626812A-10DGER 数据手册

 浏览型号TMS626812A-10DGER的Datasheet PDF文件第2页浏览型号TMS626812A-10DGER的Datasheet PDF文件第3页浏览型号TMS626812A-10DGER的Datasheet PDF文件第4页浏览型号TMS626812A-10DGER的Datasheet PDF文件第5页浏览型号TMS626812A-10DGER的Datasheet PDF文件第6页浏览型号TMS626812A-10DGER的Datasheet PDF文件第7页 
TMS626812A  
1 048 576 BY 8-BIT BY 2-BANK  
SYNCHRONOUS DYNAMIC RANDOM-ACCESS MEMORY  
SMOS691B – JULY 1997 – REVISED APRIL 1998  
Organization  
1M Words × 8 Bits × 2 Banks  
TMS626812A  
DGE PACKAGE  
( TOP VIEW )  
3.3-V Power Supply (±10% Tolerance)  
Two Banks for On-Chip Interleaving  
(Gapless Accesses)  
V
V
SS  
DQ7  
1
44  
43  
42  
41  
40  
39  
38  
37  
36  
35  
34  
33  
32  
31  
30  
29  
28  
27  
26  
25  
24  
23  
CC  
DQ0  
2
V
V
V
3
SSQ  
DQ1  
SSQ  
High Bandwidth – Up to 100-MHz Data  
Rates  
DQ6  
4
V
5
CCQ  
DQ2  
CCQ  
CAS Latency (CL) Programmable to  
2 or 3 Cycles From Column-Address Entry  
DQ5  
6
V
V
7
SSQ  
DQ3  
SSQ  
DQ4  
8
Burst Sequence Programmable to Serial or  
Interleave  
V
V
9
CCQ  
NC  
CCQ  
NC  
NC  
DQM  
CLK  
CKE  
NC  
A9  
10  
11  
12  
13  
14  
15  
16  
17  
18  
19  
20  
21  
22  
Burst Length Programmable to 1, 2, 4, or 8  
NC  
W
Chip Select and Clock Enable for  
Enhanced-System Interfacing  
CAS  
RAS  
CS  
Cycle-by-Cycle DQ-Bus Mask Capability  
Auto-Refresh and Self-Refresh Capabilities  
4K Refresh (Total for Both Banks)  
A11  
A10  
A0  
A8  
A7  
High-Speed, Low-Noise, Low-Voltage TTL  
(LVTTL) Interface  
A1  
A6  
A2  
A5  
Power-Down Mode  
A3  
A4  
Compatible With JEDEC Standards  
Pipeline Architecture  
V
V
CC  
SS  
Temperature Ranges  
Operating, 0°C to 70°C  
Storage, – 55°C to 150°C  
PIN NOMENCLATURE  
A[0:10]  
Address Inputs  
A0–A10 Row Addresses  
A0–A8 Column Addresses  
A10 Automatic-Precharge Select  
Bank Select  
Performance Ranges:  
A11  
SYNCHRONOUS  
CLOCK  
CYCLE TIME  
ACCESS TIME  
(CLOCK TO  
OUTPUT)  
REFRESH  
TIME  
INTERVAL  
CAS  
CKE  
CLK  
CS  
DQ[0:7]  
DQM  
NC  
Column-Address Strobe  
Clock Enable  
System Clock  
t
t
t
t
AC2  
(CL=2)  
CK3  
†
CK2  
AC3  
Chip Select  
(CL=2)  
(CL=3)  
(CL =3)  
SDRAM Data Input/Output  
Data-Input/Data-Output Mask Enable  
No External Connect  
Row-Address Strobe  
Power Supply (3.3-V Typical)  
Power Supply for Output Drivers  
(3.3-V Typical)  
Ground  
Ground for Output Drivers  
Write Enable  
’626812A-10  
10 ns  
15 ns  
7 ns  
7 ns  
64 ms  
†
CL = CAS latency  
RAS  
V
V
CC  
CCQ  
description  
The TMS626812A is a high-speed, 16777216-bit  
synchronous dynamic random-access memory  
(SDRAM) device organized as:  
V
V
SS  
SSQ  
W
Two banks of 1048576 words with 8 bits per  
word  
Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of  
Texas Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.  
Copyright 1998, Texas Instruments Incorporated  
PRODUCTION DATA information is current as of publication date.  
Products conform to specifications per the terms of Texas Instruments  
standard warranty. Production processing does not necessarily include  
testing of all parameters.  
1
POST OFFICE BOX 1443 • HOUSTON, TEXAS 77251–1443  
1234567...40

中文翻译

下载PDF

与TMS626812A-10DGER相关器件

型号 品牌 获取价格 描述 数据表
TMS626812A-12 TI

获取价格

 		暂无描述
TMS626812A-12DGE TI

获取价格

 		2MX8 SYNCHRONOUS DRAM, 8ns, PDSO44, 0.400 INCH, PLASTIC, TSOP-44
TMS626812ADGE-10 TI

获取价格

 		1MX8 SYNCHRONOUS DRAM, 7ns, PDSO44, 0.400 INCH, PLASTIC, TSOP-44
TMS626812B TI

获取价格

 		1,048,576 BY 8-BIT BY 2-BANK SYNCHRONOUS DYNAMIC RANDOM-ACCESS MEMORIES
TMS626812B-10ADGE TI

获取价格

 		2MX8 SYNCHRONOUS DRAM, 6ns, PDSO44, 0.400 INCH, PLASTIC, TSOP-44
TMS626812B-10DGE TI

获取价格

 		2MX8 SYNCHRONOUS DRAM, 6ns, PDSO44, 0.400 INCH, PLASTIC, TSOP-44
TMS626812B-12DGE TI

获取价格

 		2MX8 SYNCHRONOUS DRAM, 8ns, PDSO44, 0.400 INCH, PLASTIC, TSOP-44
TMS626812B-8ADGE TI

获取价格

 		2MX8 SYNCHRONOUS DRAM, 7ns, PDSO44, 0.400 INCH, PLASTIC, TSOP-44
TMS626812B-8DGE TI

获取价格

 		2MX8 SYNCHRONOUS DRAM, 6ns, PDSO44, 0.400 INCH, PLASTIC, TSOP-44
TMS636402DGE-10 ETC

获取价格

 		x4 SDRAM

与TMS626812A-10DGER相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证