SY100S331JYTR

更新时间： 2024-11-11 07:20:07

品牌	Logo	应用领域
麦瑞 - MICREL		触发器锁存器逻辑集成电路
页数	文件大小	规格书
6页	392K
描述
TRIPLE D FLIP-FLOP

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

SY100S331JYTR 技术参数

是否Rohs认证：	符合	生命周期：	Transferred
包装说明：	QCCJ, LDCC28,.5SQ	Reach Compliance Code：	compliant
风险等级：	5.66	Is Samacsys：	N
系列：	100S	JESD-30 代码：	S-PQCC-J28
JESD-609代码：	e3	长度：	11.48 mm
逻辑集成电路类型：	D FLIP-FLOP	最大频率@ Nom-Sup：	800000000 Hz
位数：	1	功能数量：	3
端子数量：	28	最高工作温度：	85 °C
最低工作温度：		输出极性：	COMPLEMENTARY
封装主体材料：	PLASTIC/EPOXY	封装代码：	QCCJ
封装等效代码：	LDCC28,.5SQ	封装形状：	SQUARE
封装形式：	CHIP CARRIER	包装方法：	TAPE AND REEL
电源：	-4.5 V	最大电源电流（ICC）：	80 mA
Prop。Delay @ Nom-Sup：	0.7 ns	传播延迟（tpd）：	0.7 ns
认证状态：	Not Qualified	座面最大高度：	4.57 mm
子类别：	FF/Latches	表面贴装：	YES
技术：	ECL	温度等级：	OTHER
端子面层：	MATTE TIN	端子形式：	J BEND
端子节距：	1.27 mm	端子位置：	QUAD
触发器类型：	POSITIVE EDGE	宽度：	11.48 mm
最小 fmax：	800 MHz	Base Number Matches：	1

SY100S331JYTR 数据手册

SY100S331

Micrel, Inc.

TRIPLE D

FLIP-FLOP

SY100S331

FEATURES

DESCRIPTION

TheSY100S331offersthreeD-type,edge-triggeredmaster/

slave ﬂip-ﬂops with true and complement outputs, designed

for use in high-performance ECL systems. Each ﬂip-ﬂop is

controlled by a common clock (CPc), as well as its own clock

pulse (CPn). The resultant clock signal controlling the ﬂip-ﬂop

is the logical OR operation of these two clock signals. Data

entersthemasterwhenbothCPc andCPn areLOWandenters

the slave on the rising edge of either CPc or CPn (or both).

Additional control signals include Master Set (MS) and

Master Reset (MR) inputs. Each ﬂip-ﬂop also has its own

Direct Set (SDn) and Direct Clear (CDn) signals. The MR, MS,

SDn and DCn signals override the clock signals. The inputs

on this device have 75kΩ pull-down resistors.

■ꢀ Max.ꢀtoggleꢀfrequencyꢀofꢀ800MHz

■ꢀ Differentialꢀoutputs

■ꢀ IEEꢀmin.ꢀofꢀ–80mA

■ꢀ Industryꢀstandardꢀ100KꢀECLꢀlevels

■ꢀ Extendedꢀsupplyꢀvoltageꢀoption:

VEEꢀ=ꢀ–4.2Vꢀtoꢀ–5.5V

■ꢀ Voltageꢀandꢀtemperatureꢀcompensationꢀforꢀimprovedꢀ

noiseꢀimmunity

■ꢀ Internalꢀ75kΩꢀinputꢀpull-downꢀresistors

■ꢀ 150%ꢀfasterꢀthanꢀFairchild

■ꢀ 40%ꢀlowerꢀpowerꢀthanꢀFairchild

■ꢀ FunctionꢀandꢀpinoutꢀcompatibleꢀwithꢀFairchildꢀF100K

■ꢀ Availableꢀinꢀ28-pinꢀPLCCꢀpackage

BLOCKꢀDIAGRAM

PINꢀNAMES

Pinꢀ

CP0 – CP2

CPc

Function

Individual Clock Inputs

Common Clock Input

Data Inputs

D0 – D2

CD0 – CD2

SDn

Individual Direct Clear Inputs

Individual Direct Set Inputs

Master Reset Input

Master Set Input

Q0 – Q2

VEES

Data Outputs

Complementary Data Outputs

VEE Substrate

VCCA

VCCO for ECL Outputs

Rev.: I

Amendment: /0

M9999-060910

hbwhelp@micrel.com or (408) 955-1690

Issue Date: June 2010

12 3 4 5 6

中文翻译

下载PDF

与SY100S331JYTR相关器件

型号	品牌	获取价格	描述	数据表
SY100S331JZ	MICREL	获取价格	TRIPLE D FLIP-FLOP
SY100S331JZTR	MICREL	获取价格	TRIPLE D FLIP-FLOP
SY100S336	MICREL	获取价格	4-STAGE COUNTER/ SHIFT REGISTER
SY100S336_06	MICREL	获取价格	4-STAGE COUNTER/SHIFT REGISTER
SY100S336A	MICREL	获取价格	ENHANCED 4-STAGE COUNTER/SHIFT REGISTER
SY100S336A_06	MICREL	获取价格	ENHANCED 4-STAGE COUNTER/SHIFT REGISTER
SY100S336ADC	ETC	获取价格	Counter/Shift Register
SY100S336AFC	MICREL	获取价格	ENHANCED 4-STAGE COUNTER/SHIFT REGISTER
SY100S336AFCTR	MICREL	获取价格	ENHANCED 4-STAGE COUNTER/SHIFT REGISTER
SY100S336AJC	MICREL	获取价格	ENHANCED 4-STAGE COUNTER/SHIFT REGISTER

与SY100S331JYTR相关文章

国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

23
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

7
AMD宣布全球裁员约1000人，调整战略聚焦增长
2024-11-14

8
英伟达新AI芯片Rubin或提前半年亮相
2024-11-05

31

产品中心

服务支持

精选活动

关于我们

帮助中心

SY100S331JYTR

SY100S331JYTR 技术参数

SY100S331JYTR 数据手册

与SY100S331JYTR相关器件

与SY100S331JYTR相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

SY100S331JYTR

SY100S331JYTR 技术参数

SY100S331JYTR 数据手册

与SY100S331JYTR相关器件

与SY100S331JYTR相关文章

您还可以找

您在本页遇到什么问题？