5秒后页面跳转
捷配首页

Datasheet > 逻辑 > 触发器/锁存器> SY100E451JC
SY100E451JC PDF预览

SY100E451JC

更新时间： 2024-11-23 22:42:35
品牌 Logo 应用领域
麦瑞 - MICREL 触发器逻辑集成电路时钟
页数 文件大小 规格书
4页 66K
描述
6-BIT REGISTER DIFFERENTIAL DATA CLOCK

阅读下载

中文翻译

获取价格

SY100E451JC 技术参数

是否Rohs认证： 不符合生命周期：Transferred
包装说明：QCCJ, LDCC28,.5SQReach Compliance Code：not_compliant
HTS代码：8542.39.00.01风险等级：5.17
其他特性：WITH DIFFERENTIAL CLOCK系列：100E
JESD-30 代码：S-PQCC-J28JESD-609代码：e0
长度：11.48 mm逻辑集成电路类型：D FLIP-FLOP
最大频率@ Nom-Sup：1100000000 Hz湿度敏感等级：1
位数：6功能数量：1
端子数量：28最高工作温度：85 °C
最低工作温度：输出特性：OPEN-EMITTER
输出极性：TRUE封装主体材料：PLASTIC/EPOXY
封装代码：QCCJ封装等效代码：LDCC28,.5SQ
封装形状：SQUARE封装形式：CHIP CARRIER
峰值回流温度（摄氏度）：240电源：-4.5 V
最大电源电流（ICC）：116 mA传播延迟（tpd）：0.85 ns
认证状态：Not Qualified座面最大高度：4.57 mm
子类别：FF/Latches表面贴装：YES
技术：ECL温度等级：COMMERCIAL EXTENDED
端子面层：Tin/Lead (Sn85Pb15)端子形式：J BEND
端子节距：1.27 mm端子位置：QUAD
处于峰值回流温度下的最长时间：30触发器类型：POSITIVE EDGE
宽度：11.48 mm最小 fmax：1100 MHz
Base Number Matches：1

SY100E451JC 数据手册

 浏览型号SY100E451JC的Datasheet PDF文件第2页浏览型号SY100E451JC的Datasheet PDF文件第3页浏览型号SY100E451JC的Datasheet PDF文件第4页 
6-BIT REGISTER  
DIFFERENTIAL DATA CLOCK  
SY10E451  
SY100E451  
FEATURES  
DESCRIPTION  
■ 1100MHz min. toggle frequency  
■ Extended 100E VEE range of –4.2V to –5.5V  
■ Differential inputs: data and clock  
■ VBB output for single-ended use  
■ Asynchronous Master Reset  
The SY10/100E451 offer six D-type flip-flops with single-  
ended outputs and differential data and clock inputs,  
designed for use in new, high-performance ECL systems.  
The registers are triggered by the rising edge of the CLK  
input.  
A logic HIGH on the Master Reset (MR) input resets all  
outputs to a logic LOW. The VBB output is provided for use  
as a reference voltage for single-ended reception of ECL  
signals to that device only. When used for this purpose, it  
is recommended that VBB is decoupled to VCC via a 0.01µF  
capacitor.  
■ Fully compatible with industry standard 10KH,  
100K ECL levels  
■ Internal 75KΩ input pulldown resistors  
■ Fully compatible with Motorola MC10E/100E451  
■ Available in 28-pin PLCC package  
PIN CONFIGURATION  
BLOCK DIAGRAM  
D
D
0
0
Q
Q
Q
Q
Q
Q
0
1
2
3
4
5
D
D
D
D
D
D
R
R
R
R
R
R
25  
24 23 22 21 20 19  
D
D
1
1
CLK  
18  
17  
16  
15  
14  
13  
12  
26  
27  
28  
1
Q
Q
5
4
V
BB  
CLK  
VCC  
TOP VIEW  
PLCC  
VEE  
D
D
2
2
Q
3
J28-1  
MR  
NC  
2
VCCO  
3
Q
Q
2
1
D
0
4
D
D
3
3
5
6
7
8
9
10 11  
D
D
4
4
D
D
5
5
PIN NAMES  
Pin  
D0–D5  
D0–D5  
CLK  
Function  
CLK  
CLK  
+ Data Input  
– Data Input  
+ Clock Input  
– Clock Input  
MR  
VBB  
CLK  
MR  
Master Reset Input  
VBB Output  
VBB  
Q0–Q5  
VCCO  
Data Outputs  
VCC to Output  
Rev.: C  
Amendment: /1  
Issue Date: February, 1998  
1
1234

中文翻译

下载PDF

与SY100E451JC相关器件

型号 品牌 获取价格 描述 数据表
SY100E451JCTR MICREL

获取价格

 		6-BIT REGISTER DIFFERENTIAL DATA CLOCK
SY100E451JI MICREL

获取价格

 		6-BIT REGISTER DIFFERENTIAL DATA CLOCK
SY100E451JITR MICREL

获取价格

 		6-BIT REGISTER DIFFERENTIAL DATA CLOCK
SY100E451JY MICREL

获取价格

 		6-BIT REGISTER DIFFERENTIAL DATA CLOCK
SY100E451JY MICROCHIP

获取价格

 		D Flip-Flop, 100E Series, 1-Func, Positive Edge Triggered, 6-Bit, True Output, ECL, PQCC28
SY100E451JYTR MICREL

获取价格

 		6-BIT REGISTER DIFFERENTIAL DATA CLOCK
SY100E451JY-TR MICREL

获取价格

 		D Flip-Flop, 100E Series, 1-Func, Positive Edge Triggered, 6-Bit, True Output, ECL, PQCC28
SY100E451JY-TR MICROCHIP

获取价格

 		D Flip-Flop, 100E Series, 1-Func, Positive Edge Triggered, 6-Bit, True Output, ECL, PQCC28
SY100E452JC MICREL

获取价格

 		5-BIT DIFFERENTIAL REGISTER
SY100E452JCTR MICREL

获取价格

 		5-BIT DIFFERENTIAL REGISTER

与SY100E451JC相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证