Datasheet > SY100E452JI

SY100E452JI

更新时间： 2024-02-21 20:07:58

品牌	Logo	应用领域
美国微芯 - MICROCHIP		逻辑集成电路触发器
页数	文件大小	规格书
4页	96K
描述
SY100E452JI

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

SY100E452JI 技术参数

是否无铅：	含铅	生命周期：	Active
零件包装代码：	QLCC	包装说明：	PLASTIC, LCC-28
针数：	28	Reach Compliance Code：	unknown
风险等级：	5.69	Is Samacsys：	N
系列：	100E	JESD-30 代码：	S-PQCC-J28
JESD-609代码：	e0	长度：	11.48 mm
逻辑集成电路类型：	D FLIP-FLOP	湿度敏感等级：	1
位数：	5	功能数量：	1
端子数量：	28	最高工作温度：	85 °C
最低工作温度：	-40 °C	输出极性：	COMPLEMENTARY
封装主体材料：	PLASTIC/EPOXY	封装代码：	QCCJ
封装形状：	SQUARE	封装形式：	CHIP CARRIER
峰值回流温度（摄氏度）：	240	传播延迟（tpd）：	0.85 ns
认证状态：	COMMERCIAL	座面最大高度：	4.57 mm
表面贴装：	YES	技术：	ECL
温度等级：	INDUSTRIAL	端子面层：	TIN LEAD
端子形式：	J BEND	端子节距：	1.27 mm
端子位置：	QUAD	处于峰值回流温度下的最长时间：	30
触发器类型：	POSITIVE EDGE	宽度：	11.48 mm
最小 fmax：	1100 MHz	Base Number Matches：	1

SY100E452JI 数据手册

NOT RECOMMENDED FOR NEW DESIGNS

SY10E452

Micrel, Inc.

SY100E452

5-BIT DIFFERENTIAL

SY10E452

SY100E452

DESCRIPTION

FEATURES

■ Differential D, CLK and Q

The SY10/100E452 are 5-bit differential registers with

differential data (inputs and outputs) and clock. The

registers are triggered by a positive transition of the

positive clock (CLK) input. A high on the Master Reset

(MR) asynchronously resets all registers so that the Q

outputs go LOW.

■ Extended 100E VEE range of –4.2V to –5.5V

■ VBB output for single-ended use

■ 1100MHz min. toggle frequency

■ Asynchronous Master Reset

The differential input structures are clamped so that

the inputs of unused registers can be left open without

upsetting the bias network of the devices. The clamping

action will assert the /D and the /CLK sides of the inputs.

Because of the edge-triggered flip-flop nature of the

devices, simultaneously opening both the clock and data

inputs will result in an output which reaches an

unidentified but valid state.

■ Fully compatible with Motorola MC10E/100E452

■ Available in 28-pin PLCC package

The fully differential design of the devices makes them

ideal for very high frequency applications where a

registered data path is necessary.

PIN NAMES

BLOCK DIAGRAM

D [0:4], /D [0:4]

Function

Differential Data Inputs

Master Reset Input

CLK, /CLK

VBB

Differential Clock Input

VBB Reference Output

Differential Data Outputs

VCC to Output

Q [0:4], Q [0:4]

VCCO

CLK

Rev.: F

Amendment:/0

M9999-032206

hbwhelp@micrel.com or (408) 955-1690

Issue Date: March 2006

12 3 4

下载PDF

与SY100E452JI相关器件

型号	品牌	描述	获取价格	数据表
SY100E452JITR	MICREL	5-BIT DIFFERENTIAL REGISTER	获取价格
SY100E457	MICREL	TRIPLE DIFFERENTIAL 2:1 MULTIPLEXER	获取价格
SY100E457JC	MICROCHIP	Multiplexer, 100E Series, 3-Func, 2 Line Input, 1 Line Output, Complementary Output, ECL,	获取价格
SY100E457JC	MICREL	TRIPLE DIFFERENTIAL 2:1 MULTIPLEXER	获取价格
SY100E457JCTR	MICREL	TRIPLE DIFFERENTIAL 2:1 MULTIPLEXER	获取价格
SY100E457JZ	MICREL	TRIPLE DIFFERENTIAL 2:1 MULTIPLEXER	获取价格