5秒后页面跳转
捷配首页

Datasheet > 逻辑 > 触发器/锁存器> SY100E212JZTR
SY100E212JZTR PDF预览

SY100E212JZTR

更新时间： 2024-11-20 05:04:31
品牌 Logo 应用领域
麦瑞 - MICREL 触发器锁存器逻辑集成电路
页数 文件大小 规格书
4页 64K
描述
3-BIT SCANNABLE REGISTER

阅读下载

中文翻译

获取价格

SY100E212JZTR 技术参数

生命周期：Transferred零件包装代码：QLCC
包装说明：QCCJ,针数：28
Reach Compliance Code：compliantHTS代码：8542.39.00.01
风险等级：5.35系列：100E
JESD-30 代码：S-PQCC-J28JESD-609代码：e3
长度：11.48 mm逻辑集成电路类型：D FLIP-FLOP
位数：3功能数量：1
端子数量：28最高工作温度：85 °C
最低工作温度：输出极性：COMPLEMENTARY
封装主体材料：PLASTIC/EPOXY封装代码：QCCJ
封装形状：SQUARE封装形式：CHIP CARRIER
传播延迟（tpd）：1.025 ns认证状态：Not Qualified
座面最大高度：4.57 mm表面贴装：YES
技术：ECL温度等级：COMMERCIAL EXTENDED
端子面层：MATTE TIN端子形式：J BEND
端子节距：1.27 mm端子位置：QUAD
触发器类型：POSITIVE EDGE宽度：11.48 mm
Base Number Matches：1

SY100E212JZTR 数据手册

 浏览型号SY100E212JZTR的Datasheet PDF文件第2页浏览型号SY100E212JZTR的Datasheet PDF文件第3页浏览型号SY100E212JZTR的Datasheet PDF文件第4页 
2  
3-BIT SCANNABLE  
REGISTER  
SY10E212  
SY100E212  
DESCRIPTION  
FEATURES  
■ Scannable version E112 driver  
■ Extended 100E VEE range of –4.2V to –5.5V  
■ 1025ps max. CLK to Output  
■ Dual differential outputs  
The SY10/100E212 are scannable registered ECL  
drivers typically used as fan-out memory address drivers  
for ECL cache driving. In a VLSI array-based CPU design,  
use of the E212 allows the user to conserve array output  
cell functionality and also output pins.  
■ Master Reset  
The input shift register is designed with control logic  
which greatly facilitates its use in boundary scan  
applications.  
■ Internal 75KΩ input pull-down resistors  
■ Fully compatible with industry standard 10KH,  
100K ECL levels  
■ Fully compatible with Motorola MC10E/100E212  
■ Available in 28-pin PLCC package  
PIN NAMES  
BLOCK DIAGRAM  
S-OUT  
Pin  
D0 – D2  
Function  
Data Inputs  
Scan Input  
Q
2b  
2a  
D
D
D
Q
S-IN  
Q
Q
Q
Q
Q
2a  
2b  
D2  
D1  
D0  
LOAD  
LOAD/HOLD Control  
Scan Control  
Clock  
SHIFT  
CLK  
Q
Q
1b  
1a  
MR  
Master Reset  
Scan Output  
True Outputs  
Inverting Outputs  
VCC to Output  
S-OUT  
Q
Q
1a  
1b  
Q[0:2]a, Q[0:2]b  
Q[0:2]a, Q[0:2]b  
VCCO  
Q
Q
0b  
0a  
Q
Q
0a  
0b  
S-IN  
LOAD  
SHIFT  
CLK  
MR  
Rev.: F  
Amendment:/0  
M9999-032206  
hbwhelp@micrel.com or (408) 955-1690  
1
Issue Date: March 2006  
1234

中文翻译

下载PDF

与SY100E212JZTR相关器件

型号 品牌 获取价格 描述 数据表
SY100E212JZ-TR MICROCHIP

获取价格

 		100E SERIES, POSITIVE EDGE TRIGGERED D FLIP-FLOP, COMPLEMENTARY OUTPUT, PQCC28
SY100E222L MICREL

获取价格

 		3.3V, 1.5GHz 1 / 2 DIFFERENTIAL LVECL/LVPECL PROGRAMMABLE CLOCK GENERATOR AND 1:15 FANOUT
SY100E222L MICROCHIP

获取价格

 		The SY100E222L is a low-skew, low-jitter device capable of receiving a high-speed LVECL/LV
SY100E222L_06 MICREL

获取价格

 		3.3V, 1.5GHz ±1/±2 DIFFERENTIAL LVECL/LVPECL
SY100E222L_11 MICREL

获取价格

 		3.3V, 1.5GHz ÷1/÷2 DIFFERENTIAL LVECL/LVPEC
SY100E222LTI MICROCHIP

获取价格

 		Low Skew Clock Driver, 100E Series, 15 True Output(s), 0 Inverted Output(s), ECL100K, PQFP
SY100E222LTI MICREL

获取价格

 		3.3V, 1.5GHz 1 / 2 DIFFERENTIAL LVECL/LVPECL PROGRAMMABLE CLOCK GENERATOR AND 1:15 FANOUT
SY100E222LTITR MICREL

获取价格

 		3.3V, 1.5GHz 1 / 2 DIFFERENTIAL LVECL/LVPECL PROGRAMMABLE CLOCK GENERATOR AND 1:15 FANOUT
SY100E222LTY MICREL

获取价格

 		3.3V, 1.5GHz ÷1/÷2 DIFFERENTIAL LVECL/LVPEC
SY100E222LTYTR MICREL

获取价格

 		3.3V, 1.5GHz ÷1/÷2 DIFFERENTIAL LVECL/LVPEC

与SY100E212JZTR相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证