PI6C2501AWE

更新时间： 2024-11-07 10:12:59

品牌	Logo	应用领域
百利通 - PERICOM		时钟驱动器逻辑集成电路光电二极管
页数	文件大小	规格书
4页	49K
描述
Phase-Locked Loop Clock Driver

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

PI6C2501AWE 技术参数

是否Rohs认证：	符合	生命周期：	Obsolete
零件包装代码：	SOIC	包装说明：	SOP, SOP8,.25
针数：	8	Reach Compliance Code：	compliant
ECCN代码：	EAR99	HTS代码：	8542.39.00.01
风险等级：	5.77	Is Samacsys：	N
系列：	6C	输入调节：	STANDARD
JESD-30 代码：	R-PDSO-G8	长度：	4.9 mm
逻辑集成电路类型：	PLL BASED CLOCK DRIVER	功能数量：	1
反相输出次数：		端子数量：	8
实输出次数：	1	最高工作温度：	70 °C
最低工作温度：		输出特性：	SERIES-RESISTOR
封装主体材料：	PLASTIC/EPOXY	封装代码：	SOP
封装等效代码：	SOP8,.25	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE	峰值回流温度（摄氏度）：	NOT SPECIFIED
电源：	3.3 V	认证状态：	Not Qualified
座面最大高度：	1.75 mm	子类别：	Clock Drivers
最大供电电压 (Vsup)：	3.6 V	最小供电电压 (Vsup)：	3 V
标称供电电压 (Vsup)：	3.3 V	表面贴装：	YES
技术：	CMOS	温度等级：	COMMERCIAL
端子形式：	GULL WING	端子节距：	1.27 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	NOT SPECIFIED
宽度：	3.9 mm	最小 fmax：	134 MHz
Base Number Matches：	1

PI6C2501AWE 数据手册

PI6C2501A

Phase-Locked Loop Clock Driver

ProductFeatures

ProductDescription

ThePI6C2501Afeaturesalow-skew,low-jitter,phase-lockedloop

(PLL) clock driver. By connecting the CLK_OUT output to the

feedback FB_IN input, the propagation delay from the CLK_IN

input to CLK_OUT output will be nearly zero.

• High-Performance,Phase-Locked-LoopClockDriverandzero-

delay buffer

• Allows Clock Input to have Spread Spectrum modulation

for EMI reduction

• Zero Input-to-Output delay

• Lowjitter:Cycle-to-Cyclejitter±75psmax.

Application

• On-chip series damping resistor at clock output drivers

If a system designer needs more than 16 outputs with the features

just described, using two or more zero-delay buffers, such as the

PI6C2509Q, or PI6C2510Q, is likely to be impractical. The

device-to-device skew introduced can significantly reduce the

performance. Pericom recommends using a zero-delay buffer and

an eighteen output non-zero-delay buffer. As shown in Figure 1,

this combination produces a zero-delay buffer with all the signal

characteristics of the original zero-delay buffer, but with as many

outputs as the non-zero-delay buffer part. For example, when

combined with an eighteen output non-zero delay buffer, a system

designer can create a seventeen-output zero-delay buffer.

for low noise and EMI reduction

• Operatesat3.3VV_CC

• Wide range of Clock Frequencies 80 to 134 MHz

• Package:Plastic8-pin150-milSOIC(W)

Plastic8-pin150-milSOIC(WE)Pb-free

ProductPinConfiguration

LogicBlockDiagram

AGND

GND

CLK_IN

CLK_OUT

8-Pin

GND

PLL

FB_IN

AV_CC

CLK_OUT

FB_IN

Feedback

Zero Delay

Buffer

PI6C2501

18 Outputs

Non-PLL

Buffer

CLK_OUT

Reference

Clock

Signal

Figure 1. This Combination Provides Zero-Delay Between

the Reference Clock Signal and 17 Outputs

PS8499A

09/19/05

12 3 4

中文翻译

下载PDF

与PI6C2501AWE相关器件

型号	品牌	获取价格	描述	数据表
PI6C2501W	PERICOM	获取价格	Phase-Locked Loop Clock Driver
PI6C2501WE	PERICOM	获取价格	PLL Based Clock Driver, 6C Series, 1 True Output(s), 0 Inverted Output(s), PDSO8, 0.150 IN
PI6C2501WEX	PERICOM	获取价格	暂无描述
PI6C2502	PERICOM	获取价格	Phase-Locked Loop Clock Driver
PI6C2502A	PERICOM	获取价格	Phase-Locked Loop Clock Driver
PI6C2502AW	PERICOM	获取价格	Phase-Locked Loop Clock Driver
PI6C2502W	PERICOM	获取价格	SINGLE CLOCK DRIVER\|CMOS\|SOP\|8PIN\|PLASTIC
PI6C2502WE	PERICOM	获取价格	PLL Based Clock Driver, 6C Series, 1 True Output(s), 0 Inverted Output(s), CMOS, PDSO8, 0.
PI6C2502WEX	PERICOM	获取价格	PLL Based Clock Driver, 6C Series, 1 True Output(s), 0 Inverted Output(s), CMOS, PDSO8, 0.
PI6C2502WX	PERICOM	获取价格	PLL Based Clock Driver, 6C Series, 1 True Output(s), 0 Inverted Output(s), PDSO8, 0.150 IN

与PI6C2501AWE相关文章

英伟达新AI芯片Rubin或提前半年亮相
2024-11-05

16
苹果iPhone 17将全系采用三星/LG显示LTPO OLED面板
2024-11-05

13
三星深化印度制造布局，供应链本地化进程加速
2024-10-29

37
芯擎科技“星辰一号”自动驾驶芯片点亮成功，2025年量产在即
2024-10-29

34

产品中心

服务支持

精选活动

关于我们

帮助中心

PI6C2501AWE

PI6C2501AWE 技术参数

PI6C2501AWE 数据手册

与PI6C2501AWE相关器件

与PI6C2501AWE相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

PI6C2501AWE

PI6C2501AWE 技术参数

PI6C2501AWE 数据手册

与PI6C2501AWE相关器件

与PI6C2501AWE相关文章

您还可以找

您在本页遇到什么问题？