Datasheet > IS61NVP12836B-250TQI

IS61NVP12836B-250TQI

更新时间： 2024-10-12 14:30:07

品牌	Logo	应用领域
美国芯成 - ISSI		时钟静态存储器内存集成电路
页数	文件大小	规格书
29页	504K
描述
128KX36 ZBT SRAM, 2.6ns, PQFP100, TQFP-100

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

IS61NVP12836B-250TQI 技术参数

是否无铅：	含铅	是否Rohs认证：	不符合
生命周期：	Obsolete	零件包装代码：	QFP
包装说明：	TQFP-100	针数：	100
Reach Compliance Code：	compliant	ECCN代码：	3A991.B.2.A
HTS代码：	8542.32.00.41	风险等级：	5.8
Is Samacsys：	N	最长访问时间：	2.6 ns
其他特性：	PIPELINED ARCHITECTURE	最大时钟频率 (fCLK)：	250 MHz
I/O 类型：	COMMON	JESD-30 代码：	R-PQFP-G100
JESD-609代码：	e0	长度：	20 mm
内存密度：	4718592 bit	内存集成电路类型：	ZBT SRAM
内存宽度：	36	湿度敏感等级：	3
功能数量：	1	端子数量：	100
字数：	131072 words	字数代码：	128000
工作模式：	SYNCHRONOUS	最高工作温度：	85 °C
最低工作温度：	-40 °C	组织：	128KX36
输出特性：	3-STATE	封装主体材料：	PLASTIC/EPOXY
封装代码：	LQFP	封装等效代码：	QFP100,.63X.87
封装形状：	RECTANGULAR	封装形式：	FLATPACK, LOW PROFILE
并行/串行：	PARALLEL	峰值回流温度（摄氏度）：	NOT SPECIFIED
电源：	2.5 V	认证状态：	Not Qualified
座面最大高度：	1.6 mm	最大待机电流：	0.035 A
最小待机电流：	2.38 V	子类别：	SRAMs
最大压摆率：	0.25 mA	最大供电电压 (Vsup)：	2.625 V
最小供电电压 (Vsup)：	2.375 V	标称供电电压 (Vsup)：	2.5 V
表面贴装：	YES	技术：	CMOS
温度等级：	INDUSTRIAL	端子面层：	Tin/Lead (Sn/Pb)
端子形式：	GULL WING	端子节距：	0.65 mm
端子位置：	QUAD	处于峰值回流温度下的最长时间：	NOT SPECIFIED
宽度：	14 mm	Base Number Matches：	1

IS61NVP12836B-250TQI 数据手册

浏览型号IS61NVP12836B-250TQI的Datasheet PDF文件第2页

浏览型号IS61NVP12836B-250TQI的Datasheet PDF文件第3页

浏览型号IS61NVP12836B-250TQI的Datasheet PDF文件第4页

浏览型号IS61NVP12836B-250TQI的Datasheet PDF文件第5页

浏览型号IS61NVP12836B-250TQI的Datasheet PDF文件第6页

浏览型号IS61NVP12836B-250TQI的Datasheet PDF文件第7页

IS61NLP12832B

IS61NLP12836B/IS61NVP12836B

IS61NLP25618A/IS61NVP25618A

128K x 32, 128K x 36, and 256K x 18

4Mb, PIPELINE 'NO WAIT' STATE BUS SRAM

SEPTEMBER 2007

FEATURES

DESCRIPTION

Theꢀ4ꢀMegꢀ'NLP/NVP'ꢀproductꢀfamilyꢀfeatureꢀhigh-speed,ꢀ

low-powerꢀsynchronousꢀstaticꢀRAMsꢀdesignedꢀtoꢀprovideꢀ

aꢀburstable,ꢀhigh-performance,ꢀ'noꢀwait'ꢀstate,ꢀdeviceꢀforꢀ

networkingꢀandꢀcommunicationsꢀapplications.ꢀTheyꢀareꢀ

organizedꢀasꢀ128Kꢀwordsꢀbyꢀ32ꢀbits,ꢀ128Kꢀwordsꢀbyꢀ36ꢀ

bits,ꢀandꢀ256Kꢀꢀwordsꢀbyꢀ18ꢀbits,ꢀfabricatedꢀwithꢀISSI'sꢀ

advanced CMOS technology.

•ꢀ 100ꢀpercentꢀbusꢀutilization

•ꢀ NoꢀwaitꢀcyclesꢀbetweenꢀReadꢀandꢀWrite

•ꢀ Internalꢀself-timedꢀwriteꢀcycle

•ꢀ IndividualꢀByteꢀWriteꢀControl

•ꢀ SingleꢀR/Wꢀ(Read/Write)ꢀcontrolꢀpin

•ꢀ Clockꢀcontrolled,ꢀregisteredꢀaddress,ꢀꢀ

ꢀ

Incorporatingꢀ aꢀ 'noꢀ wait'ꢀ stateꢀ feature,ꢀ waitꢀ cyclesꢀ areꢀ

eliminated when the bus switches from read to write, or

writeꢀtoꢀread.ꢀThisꢀdeviceꢀintegratesꢀaꢀ2-bitꢀburstꢀcounter,ꢀ

high-speedꢀSRAMꢀcore,ꢀandꢀhigh-driveꢀcapabilityꢀoutputsꢀ

into a single monolithic circuit.

data and control

•ꢀ Interleavedꢀorꢀlinearꢀburstꢀsequenceꢀcontrolꢀus-

ing MODE input

•ꢀ Threeꢀchipꢀenablesꢀforꢀsimpleꢀdepthꢀexpansionꢀ

Allsynchronousinputspassthroughregistersarecontrolled

byꢀaꢀpositive-edge-triggeredꢀsingleꢀclockꢀinput.ꢀOperationsꢀ

may be suspended and all synchronous inputs ignored

when Clock Enable, CKEꢀisꢀHIGH.ꢀInꢀthisꢀstateꢀtheꢀinternalꢀ

device will hold their previous values.

and address pipelining

•ꢀ PowerꢀDownꢀmode

•ꢀ Commonꢀdataꢀinputsꢀandꢀdataꢀoutputs

•ꢀ CKE pin to enable clock and suspend operation

AllꢀRead,WriteꢀandꢀDeselectꢀcyclesꢀareꢀinitiatedꢀbyꢀtheꢀADVꢀ

•ꢀ JEDECꢀ100-pinꢀTQFP,ꢀ165-ballꢀPBGAꢀandꢀ119-

ballꢀPBGAꢀpackages

input.ꢀWhenꢀtheꢀADVꢀisꢀHIGHꢀtheꢀinternalꢀburstꢀcounterꢀ

isꢀincremented.ꢀNewꢀexternalꢀaddressesꢀcanꢀbeꢀloadedꢀ

whenꢀADVꢀisꢀLOW.

•ꢀ Powerꢀsupply:

Writeꢀ cyclesꢀ areꢀ internallyꢀ self-timedꢀ andꢀ areꢀ initiatedꢀ

by the rising edge of the clock inputs and when WE is

LOW.ꢀSeparateꢀbyteꢀenablesꢀallowꢀindividualꢀbytesꢀtoꢀbeꢀ

written.

NVP:ꢀV^{d d}2.5Vꢀ(±ꢀ5%),ꢀVd d q ꢀ2.5Vꢀ(±ꢀ5%)

NLP:ꢀV^{d d}ꢀ3.3Vꢀ(±ꢀ5%),ꢀVd d q ꢀ3.3V/2.5Vꢀ(±ꢀ5%)

•ꢀ Industrialꢀtemperatureꢀavailable

•ꢀ Lead-freeꢀavailable

ꢀAꢀburstꢀmodeꢀpinꢀ(MODE)ꢀdeﬁnesꢀtheꢀorderꢀofꢀtheꢀburstꢀ

sequence.WhenꢀtiedꢀHIGH,ꢀtheꢀinterleavedꢀburstꢀsequenceꢀ

isꢀselected.ꢀWhenꢀtiedꢀLOW,ꢀtheꢀlinearꢀburstꢀsequenceꢀisꢀ

selected.

FAST ACCESS TIME

Symbol

Parameter

-250

2.6ꢀ

4ꢀ

-200

3.1ꢀ

5ꢀ

Units

tk q ꢀ

tk c ꢀ

ꢀ

ClockꢀAccessꢀTimeꢀ

CycleꢀTimeꢀ

ꢀ

Frequencyꢀ

250ꢀ

200ꢀ

MHz

liability arising out of the application or use of any information, products or services described herein. Customers are advised to obtain the latest version of this device speciﬁcation before relying on

any published information and before placing orders for products.

Integrated Silicon Solution, Inc. — www.issi.com

Rev. D

09/10/07

12 3 4 5 6 7...29

中文翻译

下载PDF

与IS61NVP12836B-250TQI相关器件

型号	品牌	获取价格	描述	数据表
IS61NVP204818-166B3I	ISSI	获取价格	ZBT SRAM, 2MX18, 3.5ns, CMOS, PBGA165, PLASTIC, BGA-165
IS61NVP204818A	ISSI	获取价格	1Mb x 36 and 2Mb x 18 STATE BUS SRAM
IS61NVP204818A-166B3	ISSI	获取价格	1Mb x 36 and 2Mb x 18 STATE BUS SRAM
IS61NVP204818A-166B3I	ISSI	获取价格	1Mb x 36 and 2Mb x 18 STATE BUS SRAM
IS61NVP204818A-166TQ	ISSI	获取价格	1Mb x 36 and 2Mb x 18 STATE BUS SRAM
IS61NVP204818A-166TQI	ISSI	获取价格	1Mb x 36 and 2Mb x 18 STATE BUS SRAM
IS61NVP204818A-166TQL	ISSI	获取价格	1Mb x 36 and 2Mb x 18 STATE BUS SRAM
IS61NVP204818A-166TQLI	ISSI	获取价格	Standard SRAM, 2MX18, 3.5ns, CMOS, PQFP100, TQFP-100
IS61NVP204818B-200TQL	ISSI	获取价格	ZBT SRAM, 2MX18, 3.1ns, CMOS, PQFP100, 14 X 20 MM, 1.40 MM HEIGHT, LEAD FREE, TQFP-100
IS61NVP204818B-200TQLI	ISSI	获取价格	ZBT SRAM, 2MX18, 3.1ns, CMOS, PQFP100, 14 X 20 MM, 1.40 MM HEIGHT, LEAD FREE, TQFP-100

与IS61NVP12836B-250TQI相关文章

意法半导体发布第四代SiC技术，助力电动汽车电驱
2024-10-15

3
联发科推出全球首款3纳米汽车芯片CT-X1，挑战高通SA8295
2024-10-15

6
国家大基金减持三家半导体企业，市场反应各异
2024-10-15

4
晶圆厂易主：Coherent公司2000万英镑出售苹果供应链关键资产
2024-10-08

34

产品中心

服务支持

精选活动

关于我们

帮助中心

IS61NVP12836B-250TQI

IS61NVP12836B-250TQI 技术参数

IS61NVP12836B-250TQI 数据手册

与IS61NVP12836B-250TQI相关器件

与IS61NVP12836B-250TQI相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

IS61NVP12836B-250TQI

IS61NVP12836B-250TQI 技术参数

IS61NVP12836B-250TQI 数据手册

与IS61NVP12836B-250TQI相关器件

与IS61NVP12836B-250TQI相关文章

您还可以找

您在本页遇到什么问题？