Datasheet > IS61LPS25632A-200TQLI

IS61LPS25632A-200TQLI

更新时间： 2024-11-13 18:07:39

品牌	Logo	应用领域
美国芯成 - ISSI		时钟静态存储器内存集成电路
页数	文件大小	规格书
35页	576K
描述
Cache SRAM, 256KX32, 3.1ns, CMOS, PQFP100, LEAD FREE, TQFP-100

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

IS61LPS25632A-200TQLI 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Active	零件包装代码：	QFP
包装说明：	LQFP, QFP100,.63X.87	针数：	100
Reach Compliance Code：	compliant	ECCN代码：	3A991.B.2.A
HTS代码：	8542.32.00.41	风险等级：	5.64
最长访问时间：	3.1 ns	其他特性：	PIPELINED ARCHITECTURE
最大时钟频率 (fCLK)：	200 MHz	I/O 类型：	COMMON
JESD-30 代码：	R-PQFP-G100	JESD-609代码：	e3
长度：	20 mm	内存密度：	8388608 bit
内存集成电路类型：	CACHE SRAM	内存宽度：	32
湿度敏感等级：	3	功能数量：	1
端子数量：	100	字数：	262144 words
字数代码：	256000	工作模式：	SYNCHRONOUS
最高工作温度：	85 °C	最低工作温度：	-40 °C
组织：	256KX32	输出特性：	3-STATE
封装主体材料：	PLASTIC/EPOXY	封装代码：	LQFP
封装等效代码：	QFP100,.63X.87	封装形状：	RECTANGULAR
封装形式：	FLATPACK, LOW PROFILE	并行/串行：	PARALLEL
峰值回流温度（摄氏度）：	260	电源：	2.5/3.3,3.3 V
认证状态：	Not Qualified	座面最大高度：	1.6 mm
最小待机电流：	3.14 V	子类别：	SRAMs
最大供电电压 (Vsup)：	3.465 V	最小供电电压 (Vsup)：	3.135 V
标称供电电压 (Vsup)：	3.3 V	表面贴装：	YES
技术：	CMOS	温度等级：	INDUSTRIAL
端子面层：	Matte Tin (Sn) - annealed	端子形式：	GULL WING
端子节距：	0.65 mm	端子位置：	QUAD
处于峰值回流温度下的最长时间：	10	宽度：	14 mm
Base Number Matches：	1

IS61LPS25632A-200TQLI 数据手册

浏览型号IS61LPS25632A-200TQLI的Datasheet PDF文件第2页

浏览型号IS61LPS25632A-200TQLI的Datasheet PDF文件第3页

浏览型号IS61LPS25632A-200TQLI的Datasheet PDF文件第4页

浏览型号IS61LPS25632A-200TQLI的Datasheet PDF文件第5页

浏览型号IS61LPS25632A-200TQLI的Datasheet PDF文件第6页

浏览型号IS61LPS25632A-200TQLI的Datasheet PDF文件第7页

IS61LPS51218A, IS61LPS25636A, IS61LPS25632A, IS64LPS25636A,

IS61VPS51218A, IS61VPS25636A

256K x 36, 256K x 32, 512K x 18

9 Mb SYNCHRONOUS PIPELINED,

SINgLE CYCLE DESELECT STATIC RAM

JANUARY 2014

FEATURES

DESCRIPTION

Theꢀ ISSIꢀ IS61LPS/VPS25636A,ꢀ IS61LPS25632A,ꢀ

IS64LPS25636Aꢀ andꢀ IS61LPS/VPS51218Aꢀ areꢀ high-

speed,ꢀ low-powerꢀ synchronousꢀ staticꢀ RAMs designed

to provide burstable, high-performance memory for com-

municationꢀandꢀnetworkingꢀapplications.ꢀTheꢀIS61LPS/

VPS25636Aꢀ andꢀ IS64LPS25636Aꢀ areꢀ organizedꢀ asꢀ

262,144ꢀ wordsꢀ byꢀ 36ꢀ bits.ꢀ ꢀ Theꢀ IS61LPS25632Aꢀ is

organizedꢀasꢀ262,144ꢀwordsꢀbyꢀ32ꢀbits.ꢀTheꢀIS61LPS/

VPS51218Aꢀisꢀorganizedꢀasꢀ524,288ꢀwordsꢀbyꢀ18ꢀbits.ꢀ

Fabricatedꢀ withꢀ ISSI'sꢀ advancedꢀ CMOSꢀ technology,ꢀ

theꢀdeviceꢀintegratesꢀaꢀ2-bitꢀburstꢀcounter,ꢀhigh-speedꢀ

SRAMꢀcore,ꢀandꢀhigh-driveꢀcapabilityꢀoutputsꢀintoꢀaꢀsingleꢀ

monolithic circuit. All synchronous inputs pass through

registersꢀcontrolledꢀbyꢀaꢀpositive-edge-triggeredꢀsingleꢀ

clock input.

•ꢀ Internalꢀself-timedꢀwriteꢀcycle

•ꢀ IndividualꢀByteꢀWriteꢀControlꢀandꢀGlobalꢀWrite

•ꢀ Clockꢀcontrolled,ꢀregisteredꢀaddress,ꢀdataꢀandꢀ

control

•ꢀ BurstꢀsequenceꢀcontrolꢀusingꢀMODEꢀinputꢀꢀ

•ꢀ Threeꢀchipꢀenableꢀoptionꢀforꢀsimpleꢀdepthꢀex-

pansion and address pipelining

•ꢀ Commonꢀdataꢀinputsꢀandꢀdataꢀoutputs

•ꢀ AutoꢀPower-downꢀduringꢀdeselect

•ꢀ Singleꢀcycleꢀdeselect

•ꢀ SnoozeꢀMODEꢀforꢀreduced-powerꢀstandby

•ꢀ JTAGꢀBoundaryꢀScanꢀforꢀBGAꢀpackage

•ꢀ PowerꢀSupply

Writeꢀcyclesꢀareꢀinternallyꢀself-timedꢀandꢀareꢀinitiatedꢀbyꢀ

theꢀrisingꢀedgeꢀofꢀtheꢀclockꢀinput.ꢀWriteꢀcyclesꢀcanꢀbeꢀ

one to four bytes wide as controlled by the write control

inputs.

ꢀ LPS:ꢀV^dd3.3V + 5%, Vddq 3.3V/2.5V + 5%

VPS:ꢀV^dd2.5V + 5%, Vddq 2.5V + 5%

Separatebyteenablesallowindividualbytestobewritten.

Theꢀbyteꢀwriteꢀoperationꢀisꢀperformedꢀbyꢀusingꢀtheꢀbyteꢀ

write enable (BWE) input combined with one or more

individual byte write signals (BWx). Inꢀaddition,ꢀGlobalꢀ

Writeꢀ(GW) is available for writing all bytes at one time,

regardless of the byte write controls.

•ꢀ JEDECꢀ100-PinꢀQFP,ꢀ119-ballꢀBGA,ꢀandꢀ165-

ballꢀBGAꢀpackages

•ꢀ Lead-freeꢀavailable

BurstsꢀcanꢀbeꢀinitiatedꢀwithꢀeitherꢀADSP (Address Status

Processor)ꢀorꢀADSC (Address Status Cache Controller)

inputꢀpins.ꢀSubsequentꢀburstꢀaddressesꢀcanꢀbeꢀgener-

ated internally and controlled by the ADV (burst address

advance) input pin.

Theꢀmodeꢀpinꢀisꢀusedꢀtoꢀselectꢀtheꢀburstꢀsequenceꢀor-

der,ꢀLinearꢀburstꢀisꢀachievedꢀwhenꢀthisꢀpinꢀisꢀtiedꢀLOW.ꢀ

InterleaveꢀburstꢀisꢀachievedꢀwhenꢀthisꢀpinꢀisꢀtiedꢀHIGHꢀ

or left ﬂoating.

FAST ACCESS TIME

Symbol

Parameter

250

2.6ꢀ

4ꢀ

200

3.1ꢀ

5ꢀ

166

3.5ꢀ

6ꢀ

Units

tkq

tkc

ꢀ

ClockꢀAccessꢀTimeꢀ

CycleꢀTimeꢀ

ꢀ

Frequencyꢀ

250ꢀ

200ꢀ

166ꢀ

MHz

liability arising out of the application or use of any information, products or services described herein. Customers are advised to obtain the latest version of this device speciﬁcation before relying on

any published information and before placing orders for products.

Integrated Silicon Solution, Inc.

Rev. M

01/14/14

12 3 4 5 6 7...35

中文翻译

下载PDF

与IS61LPS25632A-200TQLI相关器件

型号	品牌	获取价格	描述	数据表
IS61LPS25632D-166B	ISSI	获取价格	Cache SRAM, 256KX32, 3.5ns, CMOS, PBGA119, PLASTIC, BGA-119
IS61LPS25632D-166BI	ISSI	获取价格	Cache SRAM, 256KX32, 3.5ns, CMOS, PBGA119, PLASTIC, BGA-119
IS61LPS25632D-200BI	ISSI	获取价格	Cache SRAM, 256KX32, 3.1ns, CMOS, PBGA119, PLASTIC, BGA-119
IS61LPS25632D-200TQ	ISSI	获取价格	Cache SRAM, 256KX32, 3.1ns, CMOS, PQFP100, TQFP-100
IS61LPS25632D-200TQI	ISSI	获取价格	Cache SRAM, 256KX32, 3.1ns, CMOS, PQFP100, TQFP-100
IS61LPS25632D-225B	ISSI	获取价格	Cache SRAM, 256KX32, 2.8ns, CMOS, PBGA119, PLASTIC, BGA-119
IS61LPS25632D-225TQI	ISSI	获取价格	Cache SRAM, 256KX32, 2.8ns, CMOS, PQFP100, TQFP-100
IS61LPS25632T-225TQI	ISSI	获取价格	Cache SRAM, 256KX32, 2.8ns, CMOS, PQFP100, TQFP-100
IS61LPS25632T-250TQ	ISSI	获取价格	Cache SRAM, 256KX32, 2.6ns, CMOS, PQFP100, TQFP-100
IS61LPS25632T-5TQI	ISSI	获取价格	Cache SRAM, 256KX32, 5ns, CMOS, PQFP100, TQFP-100

与IS61LPS25632A-200TQLI相关文章

国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

25
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

10
AMD宣布全球裁员约1000人，调整战略聚焦增长
2024-11-14

11
英伟达新AI芯片Rubin或提前半年亮相
2024-11-05

32

产品中心

服务支持

精选活动

关于我们

帮助中心

IS61LPS25632A-200TQLI

IS61LPS25632A-200TQLI 技术参数

IS61LPS25632A-200TQLI 数据手册

与IS61LPS25632A-200TQLI相关器件

与IS61LPS25632A-200TQLI相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

IS61LPS25632A-200TQLI

IS61LPS25632A-200TQLI 技术参数

IS61LPS25632A-200TQLI 数据手册

与IS61LPS25632A-200TQLI相关器件

与IS61LPS25632A-200TQLI相关文章

您还可以找

您在本页遇到什么问题？