IDT71T75602S150BG

更新时间： 2024-11-29 22:37:03

品牌	Logo	应用领域
艾迪悌 - IDT		计数器存储内存集成电路静态存储器时钟
页数	文件大小	规格书
25页	639K
描述
512K x 36, 1M x 18 2.5V Synchronous ZBT⑩ SRAMs 2.5V I/O, Burst Counter Pipelined Outputs

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

IDT71T75602S150BG 技术参数

是否无铅：	含铅	是否Rohs认证：	不符合
生命周期：	Active	零件包装代码：	BGA
包装说明：	BGA, BGA119,7X17,50	针数：	119
Reach Compliance Code：	not_compliant	ECCN代码：	3A991.B.2.A
HTS代码：	8542.32.00.41	风险等级：	5.14
最长访问时间：	3.8 ns	其他特性：	PIPELINED ARCHITECTURE
最大时钟频率 (fCLK)：	150 MHz	I/O 类型：	COMMON
JESD-30 代码：	R-PBGA-B119	JESD-609代码：	e0
长度：	22 mm	内存密度：	18874368 bit
内存集成电路类型：	ZBT SRAM	内存宽度：	36
湿度敏感等级：	3	功能数量：	1
端子数量：	119	字数：	524288 words
字数代码：	512000	工作模式：	SYNCHRONOUS
最高工作温度：	70 °C	最低工作温度：
组织：	512KX36	输出特性：	3-STATE
封装主体材料：	PLASTIC/EPOXY	封装代码：	BGA
封装等效代码：	BGA119,7X17,50	封装形状：	RECTANGULAR
封装形式：	GRID ARRAY	并行/串行：	PARALLEL
峰值回流温度（摄氏度）：	225	电源：	2.5 V
认证状态：	Not Qualified	座面最大高度：	2.36 mm
最大待机电流：	0.04 A	最小待机电流：	2.38 V
子类别：	SRAMs	最大压摆率：	0.215 mA
最大供电电压 (Vsup)：	2.625 V	最小供电电压 (Vsup)：	2.375 V
标称供电电压 (Vsup)：	2.5 V	表面贴装：	YES
技术：	CMOS	温度等级：	COMMERCIAL
端子面层：	Tin/Lead (Sn63Pb37)	端子形式：	BALL
端子节距：	1.27 mm	端子位置：	BOTTOM
处于峰值回流温度下的最长时间：	20	宽度：	14 mm
Base Number Matches：	1

IDT71T75602S150BG 数据手册

浏览型号IDT71T75602S150BG的Datasheet PDF文件第2页

浏览型号IDT71T75602S150BG的Datasheet PDF文件第3页

浏览型号IDT71T75602S150BG的Datasheet PDF文件第4页

浏览型号IDT71T75602S150BG的Datasheet PDF文件第5页

浏览型号IDT71T75602S150BG的Datasheet PDF文件第6页

浏览型号IDT71T75602S150BG的Datasheet PDF文件第7页

512K x 36, 1M x 18

IDT71T75602

IDT71T75802

2.5V Synchronous ZBT™ SRAMs

2.5V I/O, Burst Counter

PipelinedOutputs

Features

◆

Description

512K x 36, 1M x 18 memory configurations

◆

The IDT71T75602/802 are 2.5V high-speed 18,874,368-bit

(18 Megabit)synchronousSRAMs.Theyaredesignedtoeliminatedead

bus cycles when turning the bus around between reads and writes, or

Supports high performance system speed - 225 MHz

(3.0 ns Clock-to-Data Access)

ZBT^TMFeature - No dead cycles between write and read

◆

writes andreads.Thus,theyhavebeengiventhenameZBT ,orZero

Bus Turnaround.

cycles

◆

Internally synchronized output buffer enable eliminates the

Address and control signals are applied to the SRAM during one

clockcycle,andtwocycles latertheassociateddatacycleoccurs,beit

read or write.

need to control OE

◆

Single R/W (READ/WRITE) control pin

◆

Positive clock-edge triggered address, data, and control

TheIDT71T75602/802containdataI/O,addressandcontrolsignal

registers.Outputenableistheonlyasynchronoussignalandcanbeused

todisabletheoutputsatanygiventime.

AClockEnable CEN pinallows operationofthe IDT71T75602/802

tobesuspendedaslongasnecessary.Allsynchronousinputsareignored

when(CEN)ishighandtheinternaldeviceregisterswillholdtheirprevious

values.

There are three chip enable pins (CE¹, CE2, CE2) that allow the

usertodeselectthedevicewhendesired.Ifanyoneofthesethreeisnot

assertedwhenADV/LDislow,nonewmemoryoperationcanbeinitiated.

signal registers for fully pipelined applications

4-word burst capability (interleaved or linear)

Individual byte write (BW1 - BW4) control (May tie active)

Three chip enables for simple depth expansion

2.5V power supply (±5%)

2.5V I/O Supply (VDDQ)

Power down controlled by ZZ input

Boundary Scan JTAG Interface (IEEE 1149.1 Compliant)

◆

Packaged in a JEDEC standard 100-pin plastic thin quad

flatpack (TQFP), 119 ball grid array (BGA)

PinDescriptionSummary

A⁰-A¹⁹

Address Inputs

Input

Output

Input

I/O

Synchronous

Asynchronous

Synchronous

N/A

Chip Enables

CE¹, CE², CE2

Output Enable

Read/Write Signal

Clock Enable

CEN

Individual Byte Write Selects

Clock

BW¹, BW², BW³, BW4

CLK

ADV/LD

Advance burst address / Load new address

Linear / Interleaved Burst Order

Test Mode Select

Test Data Input

Synchronous

Static

LBO

TMS

N/A

TDI

N/A

TCK

Test Clock

N/A

TDO

Test Data Input

N/A

JTAG Reset (Optional)

Sleep Mode

Asynchronous

Synchronous

Static

TRST

I/O⁰-I/O³¹, I/O^P1-I/O^P4

V^DD, V^DDQ

Data Input / Output

Core Power, I/O Power

Ground

Supply

V^SS

Static

5313 tbl 01

APRIL 2004

DSC-5313/08

12 3 4 5 6 7...25

中文翻译

下载PDF

与IDT71T75602S150BG相关器件

型号	品牌	获取价格	描述	数据表
IDT71T75602S150BG8	IDT	获取价格	ZBT SRAM, 512KX36, 3.8ns, CMOS, PBGA119, 14 X 22 MM, MS-028-AA, BGA-119
IDT71T75602S150BGG	IDT	获取价格	暂无描述
IDT71T75602S150BGI	IDT	获取价格	512K x 36, 1M x 18 2.5V Synchronous ZBT⑩ SRAM
IDT71T75602S150PF	IDT	获取价格	512K x 36, 1M x 18 2.5V Synchronous ZBT⑩ SRAM
IDT71T75602S150PF8	IDT	获取价格	ZBT SRAM, 512KX36, 3.8ns, CMOS, PQFP100, 14 X 20 MM, 1.40 MM HEIGHT, PLASTIC, MO-136DJ, TQ
IDT71T75602S150PFI	IDT	获取价格	512K x 36, 1M x 18 2.5V Synchronous ZBT⑩ SRAM
IDT71T75602S150PFI8	IDT	获取价格	ZBT SRAM, 512KX36, 3.8ns, CMOS, PQFP100, 14 X 20 MM, 1.40 MM HEIGHT, PLASTIC, MO-136DJ, TQ
IDT71T75602S166BG	IDT	获取价格	512K x 36, 1M x 18 2.5V Synchronous ZBT⑩ SRAM
IDT71T75602S166BGG8	IDT	获取价格	ZBT SRAM, 512KX36, 3.5ns, CMOS, PBGA119, 14 X 22 MM, PLASTIC, MS-028AA, BGA-119
IDT71T75602S166BGGI	IDT	获取价格	ZBT SRAM, 512KX36, 3.5ns, CMOS, PBGA119, 14 X 22 MM, MS-028-AA, BGA-119

与IDT71T75602S150BG相关文章

解析光耦仿真器：升级光耦合器技术的必要性
2024-11-18

53
英伟达新一代Blackwell GPU过热问题致交付延迟
2024-11-18

42
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

70
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

66

产品中心

服务支持

精选活动

关于我们

帮助中心

IDT71T75602S150BG

IDT71T75602S150BG 技术参数

IDT71T75602S150BG 数据手册

与IDT71T75602S150BG相关器件

与IDT71T75602S150BG相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

IDT71T75602S150BG

IDT71T75602S150BG 技术参数

IDT71T75602S150BG 数据手册

与IDT71T75602S150BG相关器件

与IDT71T75602S150BG相关文章

您还可以找

您在本页遇到什么问题？