Datasheet > IDT70P27L12PFG

IDT70P27L12PFG

更新时间： 2024-11-05 21:12:55

品牌	Logo	应用领域
艾迪悌 - IDT		静态存储器内存集成电路
页数	文件大小	规格书
19页	158K
描述
Multi-Port SRAM, 32KX16, 12ns, CMOS, PQFP100

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

IDT70P27L12PFG 技术参数

是否Rohs认证：	符合	生命周期：	Obsolete
Reach Compliance Code：	unknown	风险等级：	5.84
最长访问时间：	12 ns	I/O 类型：	COMMON
JESD-30 代码：	S-PQFP-G100	JESD-609代码：	e3
内存密度：	524288 bit	内存集成电路类型：	MULTI-PORT SRAM
内存宽度：	16	湿度敏感等级：	3
端口数量：	2	端子数量：	100
字数：	32768 words	字数代码：	32000
工作模式：	ASYNCHRONOUS	最高工作温度：	70 °C
最低工作温度：		组织：	32KX16
输出特性：	3-STATE	封装主体材料：	PLASTIC/EPOXY
封装代码：	QFP	封装等效代码：	QFP100,.63SQ,20
封装形状：	SQUARE	封装形式：	FLATPACK
并行/串行：	PARALLEL	电源：	1.8 V
认证状态：	Not Qualified	最大待机电流：	0.005 A
最小待机电流：	1.7 V	子类别：	SRAMs
最大压摆率：	0.23 mA	标称供电电压 (Vsup)：	1.8 V
表面贴装：	YES	技术：	CMOS
温度等级：	COMMERCIAL	端子面层：	Matte Tin (Sn) - annealed
端子形式：	GULL WING	端子节距：	0.5 mm
端子位置：	QUAD	Base Number Matches：	1

IDT70P27L12PFG 数据手册

HIGH-SPEED 1.8V

32K x 16

ASYNCHRONOUS

DUAL-PORT

IDT70P27L

STATIC RAM

Features:

◆

M/S = VIH for BUSY output flag on Master,

M/S = VIL for BUSY input on Slave

Busy and Interrupt Flags

On-chip port arbitration logic

Full on-chip hardware support of semaphore signaling

between ports

Fully asynchronous operation from either port

LVTTL-compatible, single 1.8V (1.7V < VDD < 1.95V) power

supply

Available in 100-pin Thin Quad Flatpack (TQFP)

Industrial temperature range (-40°C to +85°C) is available

for selected speeds

True Dual-Ported memory cells which allow simultaneous

access of the same memory location

High-speed access

◆

– Commercial:12/15ns (max.)

– Industrial:15ns (max.)

Low-power operation

◆

– IDT70P27L

Active:306mW(typ.)

Standby:360µW(typ.)

Separate upper-byte and lower-byte control for bus

matching capability

Dual chip enables allow for depth expansion without

external logic

IDT70P27 easily expands data bus width to 32 bits or more

using the Master/Slave select when cascading more than

one device

◆

Green parts available, see ordering information

FunctionalBlockDiagram

R/W

R/WR

CE0L

CE0R

CE1L

CE1R

I/O8-15L

I/O0-7L

I/O8-15R

I/O0-7R

I/O

Control

I/O

Control

(1,2)

BUSY

32Kx16

14R

14L

Address

Decoder

Address

Decoder

MEMORY

ARRAY

70P27

14L

CE0R

14R

CE0L

ARBITRATION

INTERRUPT

SEMAPHORE

LOGIC

CE1L

CE1R

R/WR

SEM

INT

SEM

(2)

INT

M/S⁽²⁾

NOTES:

5694 drw 01

1) BUSY is an input as a Slave (M/S=V^IL) and an output as a Master (M/S=VIH).

2) BUSY and INT are non-tri-state totem-pole outputs (push-pull).

JANUARY 2009

6.01

DSC 5694/2

12 3 4 5 6 7...19

中文翻译

下载PDF

与IDT70P27L12PFG相关器件

型号	品牌	获取价格	描述	数据表
IDT70P3307	IDT	获取价格	1024K/512K x18 SYNCHRONOUS DUAL QDR-II
IDT70P3307S233RM	IDT	获取价格	1024K/512K x18 SYNCHRONOUS DUAL QDR-II
IDT70P3307S233RMI	IDT	获取价格	1024K/512K x18 SYNCHRONOUS DUAL QDR-II
IDT70P3307S250RM	IDT	获取价格	1024K/512K x18 SYNCHRONOUS DUAL QDR-II
IDT70P3307S250RMI	IDT	获取价格	1024K/512K x18 SYNCHRONOUS DUAL QDR-II
IDT70P3337	IDT	获取价格	1024K/512K x18 SYNCHRONOUS DUAL QDR-II
IDT70P3337S233RM	IDT	获取价格	1024K/512K x18 SYNCHRONOUS DUAL QDR-II
IDT70P3337S233RMI	IDT	获取价格	1024K/512K x18 SYNCHRONOUS DUAL QDR-II
IDT70P3337S250RM	IDT	获取价格	1024K/512K x18 SYNCHRONOUS DUAL QDR-II
IDT70P3337S250RMI	IDT	获取价格	1024K/512K x18 SYNCHRONOUS DUAL QDR-II

与IDT70P27L12PFG相关文章

英伟达新AI芯片Rubin或提前半年亮相
2024-11-05

13
苹果iPhone 17将全系采用三星/LG显示LTPO OLED面板
2024-11-05

10
三星深化印度制造布局，供应链本地化进程加速
2024-10-29

36
芯擎科技“星辰一号”自动驾驶芯片点亮成功，2025年量产在即
2024-10-29

31

产品中心

服务支持

精选活动

关于我们

帮助中心

IDT70P27L12PFG

IDT70P27L12PFG 技术参数

IDT70P27L12PFG 数据手册

与IDT70P27L12PFG相关器件

与IDT70P27L12PFG相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

IDT70P27L12PFG

IDT70P27L12PFG 技术参数

IDT70P27L12PFG 数据手册

与IDT70P27L12PFG相关器件

与IDT70P27L12PFG相关文章

您还可以找

您在本页遇到什么问题？