Datasheet > HY57V2578020LTC-8

HY57V2578020LTC-8

更新时间： 2024-09-10 08:29:15

品牌	Logo	应用领域
海力士 - HYNIX		时钟动态存储器光电二极管内存集成电路
页数	文件大小	规格书
11页	126K
描述
Synchronous DRAM, 32MX8, 6ns, CMOS, PDSO54, 0.400 X 0.875 INCH, 0.80 MM PITCH, TSOP2-54

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

HY57V2578020LTC-8 技术参数

是否无铅：	含铅	是否Rohs认证：	不符合
生命周期：	Obsolete	零件包装代码：	TSOP2
包装说明：	TSOP2, TSOP54,.46,32	针数：	54
Reach Compliance Code：	compliant	ECCN代码：	EAR99
HTS代码：	8542.32.00.24	风险等级：	5.92
访问模式：	FOUR BANK PAGE BURST	最长访问时间：	6 ns
最大时钟频率 (fCLK)：	125 MHz	I/O 类型：	COMMON
交错的突发长度：	1,2,4,8	JESD-30 代码：	R-PDSO-G54
JESD-609代码：	e0	长度：	22.22 mm
内存密度：	268435456 bit	内存集成电路类型：	SYNCHRONOUS DRAM
内存宽度：	8	功能数量：	1
端口数量：	1	端子数量：	54
字数：	33554432 words	字数代码：	32000000
工作模式：	SYNCHRONOUS	最高工作温度：	70 °C
最低工作温度：		组织：	32MX8
输出特性：	3-STATE	封装主体材料：	PLASTIC/EPOXY
封装代码：	TSOP2	封装等效代码：	TSOP54,.46,32
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE, THIN PROFILE
峰值回流温度（摄氏度）：	NOT SPECIFIED	电源：	3.3 V
认证状态：	Not Qualified	刷新周期：	8192
座面最大高度：	1.2 mm	连续突发长度：	1,2,4,8,FP
最大待机电流：	0.001 A	子类别：	DRAMs
最大压摆率：	0.18 mA	最大供电电压 (Vsup)：	3.6 V
最小供电电压 (Vsup)：	3 V	标称供电电压 (Vsup)：	3.3 V
表面贴装：	YES	技术：	CMOS
温度等级：	COMMERCIAL	端子面层：	Tin/Lead (Sn/Pb)
端子形式：	GULL WING	端子节距：	0.8 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	NOT SPECIFIED
宽度：	10.16 mm	Base Number Matches：	1

HY57V2578020LTC-8 数据手册

浏览型号HY57V2578020LTC-8的Datasheet PDF文件第2页

浏览型号HY57V2578020LTC-8的Datasheet PDF文件第3页

浏览型号HY57V2578020LTC-8的Datasheet PDF文件第4页

浏览型号HY57V2578020LTC-8的Datasheet PDF文件第5页

浏览型号HY57V2578020LTC-8的Datasheet PDF文件第6页

HY57V2578020

4Banks x 8M x 8Bit Synchronous DRAM

Preliminary

DESCRIPTION

The Hyundai HY57V2578020 is a 268,435,456bit CMOS Synchronous DRAM, ideally suited for the main memory

applications which require large memory density and high bandwidth. HY57V2578020 is organized as 4banks of

8,388,608x8.

HY57V2578020 is offering fully synchronous operation referenced to a positive edge of the clock. All inputs and out-

puts are synchronized with the rising edge of the clock input. The data paths are internally pipelined to achieve very

high bandwidth. All input and output voltage levels are compatible with LVTTL.

Programmable options include the length of pipeline (Read latency of 1,2, or 3), the number of consecutive read or

write cycles initiated by a single control command (Burst length of 1,2,4,8, or full page), and the burst count

sequence(sequential or interleave). A burst of read or write cycles in progress can be terminated by a burst terminate

command or can be interrupted and replaced by a new burst read or write command on any cycle. (This pipelined

design is not restricted by a `2N` rule.)

FEATURES

•

Single 3.3V ± 0.3V power supply

•

Auto refresh and self refresh

All device pins are compatible with LVTTL interface

8192 refresh cycles / 64ms

JEDEC standard 400mil 54pin TSOP-II with 0.8mm

of pin pitch

Programmable Burst Length and Burst Type

- 1, 2, 4, 8 and Full Page for Sequential Burst

- 1, 2, 4 and 8 for Interleave Burst

Programmable CAS Latency ; 2, 3 Clocks

•

All inputs and outputs referenced to positive edge of

system clock

•

Data mask function by DQM

Internal four banks operation

•

ORDERING INFORMATION

Part No.

Clock Frequency

Power

Organization

Interface

Package

HY57V2578020TC-8

125MHz

100MHz

125MHz

100MHz

HY57V2578020TC-10P

HY57V2578020TC-10S

HY57V2578020TC-10

HY57V2578020LTC-8

HY57V2578020LTC-10P

HY57V2578020LTC-10S

HY57V2578020LTC-10

Normal

4Banks x 8Mbits

LVTTL

400mil 54pin TSOP II

Low Power

This document is a general product description and is subject to change without notice. Hyundai Electronics does not assume any

responsibility for use of circuits described. No patent licenses are implied.

Revision 0.1 / Jul.98

12 3 4 5 6 7...11

中文翻译

下载PDF

与HY57V2578020LTC-8相关器件

型号	品牌	获取价格	描述	数据表
HY57V2578020TC-10	HYNIX	获取价格	Synchronous DRAM, 32MX8, 8ns, CMOS, PDSO54, 0.400 X 0.875 INCH, 0.80 MM PITCH, TSOP2-54
HY57V2578020TC-10P	HYNIX	获取价格	Synchronous DRAM, 32MX8, 6ns, CMOS, PDSO54, 0.400 X 0.875 INCH, 0.80 MM PITCH, TSOP2-54
HY57V2578020TC-10S	HYNIX	获取价格	Synchronous DRAM, 32MX8, 6ns, CMOS, PDSO54, 0.400 X 0.875 INCH, 0.80 MM PITCH, TSOP2-54
HY57V2578020TC-8	HYNIX	获取价格	Synchronous DRAM, 32MX8, 6ns, CMOS, PDSO54, 0.400 X 0.875 INCH, 0.80 MM PITCH, TSOP2-54
HY57V281620A	HYNIX	获取价格	4 Banks x 2M x 16bits Synchronous DRAM
HY57V281620ALT	ETC	获取价格	8Mx16\|3.3V\|4K\|6\|SDR SDRAM - 128M
HY57V281620ALT-10	ETC	获取价格	x16 SDRAM
HY57V281620ALT-6	HYNIX	获取价格	4 Banks x 2M x 16bits Synchronous DRAM
HY57V281620ALT-7	HYNIX	获取价格	4 Banks x 2M x 16bits Synchronous DRAM
HY57V281620ALT-8	HYNIX	获取价格	4 Banks x 2M x 16bits Synchronous DRAM

与HY57V2578020LTC-8相关文章

SL74HC10N：高性能三输入与非门解析
2024-09-03

61
AIC1781A 电池充电控制器深度解析
2024-09-03

50
Pickering新高压舌簧继电器亮相汽车测试博览会
2024-08-26

83
采用MCU+MPU双处理器架构实现的创新应用设计探索
2024-08-23

93

产品中心

服务支持

精选活动

关于我们

帮助中心

HY57V2578020LTC-8

HY57V2578020LTC-8 技术参数

HY57V2578020LTC-8 数据手册

与HY57V2578020LTC-8相关器件

与HY57V2578020LTC-8相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

HY57V2578020LTC-8

HY57V2578020LTC-8 技术参数

HY57V2578020LTC-8 数据手册

与HY57V2578020LTC-8相关器件

与HY57V2578020LTC-8相关文章

您还可以找

您在本页遇到什么问题？