Source Url Status Check Date: | 2013-06-14 00:00:00 | 是否Rohs认证: | 符合 |
生命周期: | Obsolete | 零件包装代码: | DIP |
包装说明: | PLASTIC, DIP-16 | 针数: | 16 |
Reach Compliance Code: | unknown | HTS代码: | 8542.39.00.01 |
风险等级: | 5.16 | Is Samacsys: | N |
系列: | 4000/14000/40000 | JESD-30 代码: | R-PDIP-T16 |
JESD-609代码: | e3 | 长度: | 21.6 mm |
负载电容(CL): | 50 pF | 逻辑集成电路类型: | J-K FLIP-FLOP |
最大频率@ Nom-Sup: | 4000000 Hz | 最大I(ol): | 0.00036 A |
位数: | 2 | 功能数量: | 2 |
端子数量: | 16 | 最高工作温度: | 85 °C |
最低工作温度: | -40 °C | 输出极性: | COMPLEMENTARY |
封装主体材料: | PLASTIC/EPOXY | 封装代码: | DIP |
封装等效代码: | DIP16,.3 | 封装形状: | RECTANGULAR |
封装形式: | IN-LINE | 峰值回流温度(摄氏度): | 245 |
电源: | 5/15 V | 传播延迟(tpd): | 210 ns |
认证状态: | Not Qualified | 座面最大高度: | 4.7 mm |
子类别: | FF/Latches | 最大供电电压 (Vsup): | 15 V |
最小供电电压 (Vsup): | 3 V | 标称供电电压 (Vsup): | 5 V |
表面贴装: | NO | 技术: | CMOS |
温度等级: | INDUSTRIAL | 端子面层: | Matte Tin (Sn) |
端子形式: | THROUGH-HOLE | 端子节距: | 2.54 mm |
端子位置: | DUAL | 处于峰值回流温度下的最长时间: | 40 |
触发器类型: | POSITIVE EDGE | 宽度: | 7.62 mm |
最小 fmax: | 4 MHz | Base Number Matches: | 1 |
型号 | 品牌 | 替代类型 | 描述 | 数据表 |
HCF4027BEY | STMICROELECTRONICS |
类似代替 |
DUAL-J-K MASTER-SLAVE FLIP-FLOP | |
CD4027BEE4 | TI |
功能相似 |
CMOS DUAL J-K MASTER-SLAVER FLIP-FLOP | |
CD4027BE | TI |
功能相似 |
CMOS DUAL J-K MASTER-SLAVER FLIP-FLOP |
型号 | 品牌 | 获取价格 | 描述 | 数据表 |
HEF4027BT | NXP |
获取价格 |
Dual JK flip-flop | |
HEF4027BT | NEXPERIA |
获取价格 |
Dual JK flip-flopProduction | |
HEF4027BT,652 | NXP |
获取价格 |
HEF4027B - Dual JK flip-flop SOP 16-Pin | |
HEF4027BT,653 | NXP |
获取价格 |
HEF4027B - Dual JK flip-flop SOP 16-Pin | |
HEF4027BTD | NXP |
获取价格 |
Dual JK flip-flop | |
HEF4027BTD-T | ETC |
获取价格 |
J-K-Type Flip-Flop | |
HEF4027BT-Q100 | NXP |
获取价格 |
IC J-K FLIP-FLOP, FF/Latch | |
HEF4027BT-Q100 | NEXPERIA |
获取价格 |
Dual JK flip-flopProduction | |
HEF4027BT-Q100,118 | NXP |
获取价格 |
J-K Flip-Flop, 4000/14000/40000 Series, 2-Func, Positive Edge Triggered, 2-Bit, Complement | |
HEF4027BT-Q100J | NXP |
获取价格 |
HEF4027B-Q100 - Dual JK flip-flop SOP 16-Pin |