Datasheet > EPF6016ATC100-3

EPF6016ATC100-3

更新时间： 2024-01-22 15:55:13

品牌	Logo	应用领域
阿尔特拉 - ALTERA		时钟栅输入元件可编程逻辑
页数	文件大小	规格书
52页	374K
描述
Loadable PLD, CMOS, PQFP100, TQFP-100

阅读下载

中文翻译

获取价格

技术参数
数据手册
替代型号

如果您发现信息不准确，欢迎纠错

EPF6016ATC100-3 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Transferred	零件包装代码：	QFP
包装说明：	LFQFP,	针数：	100
Reach Compliance Code：	compliant	ECCN代码：	EAR99
HTS代码：	8542.39.00.01	风险等级：	5.13
其他特性：	CAN ALSO BE USED 16000 LOGIC GATES	最大时钟频率：	133 MHz
JESD-30 代码：	S-PQFP-G100	JESD-609代码：	e3
长度：	14 mm	湿度敏感等级：	3
专用输入次数：	4	I/O 线路数量：	81
端子数量：	100	最高工作温度：	85 °C
最低工作温度：		组织：	4 DEDICATED INPUTS, 81 I/O
输出函数：	MACROCELL	封装主体材料：	PLASTIC/EPOXY
封装代码：	LFQFP	封装形状：	SQUARE
封装形式：	FLATPACK, LOW PROFILE, FINE PITCH	峰值回流温度（摄氏度）：	260
可编程逻辑类型：	LOADABLE PLD	认证状态：	Not Qualified
座面最大高度：	1.27 mm	最大供电电压：	3.6 V
最小供电电压：	3 V	标称供电电压：	3.3 V
表面贴装：	YES	温度等级：	OTHER
端子面层：	MATTE TIN (472) OVER COPPER	端子形式：	GULL WING
端子节距：	0.5 mm	端子位置：	QUAD
处于峰值回流温度下的最长时间：	40	宽度：	14 mm
Base Number Matches：	1

EPF6016ATC100-3 数据手册

FLEX 6000 Programmable Logic Device Family Data Sheet

The interleaved LAB structure—an innovative feature of the FLEX 6000

architecture—allows each LAB to drive two local interconnects. This

feature minimizes the use of the FastTrack Interconnect, providing higher

performance. An LAB can drive 20 LEs in adjacent LABs via the local

interconnect, which maximizes fitting flexibility while minimizing die

size. See Figure 2.

Figure 2. Logic Array Block

The row interconnect is

bidirectionally connected LEs can directly drive the row

Row Interconnect to the local interconnect.

and column interconnect.

To/From

Adjacent

LAB or IOEs

To/From

Adjacent

LAB or IOEs

Local Interconnect The 10 LEs in the LAB are driven by two

Column Interconnect

local interconnect areas. The LAB can drive

two local interconnect areas.

In most designs, the registers only use global clock and clear signals.

However, in some cases, other clock or asynchronous clear signals are

needed. In addition, counters may also have synchronous clear or load

signals. In a design that uses non-global clock and clear signals, inputs

from the first LE in an LAB are re-routed to drive the control signals for

that LAB. See Figure 3.

Altera Corporation

1...4 5 678 9 10...52

中文翻译

下载PDF

EPF6016ATC100-3 替代型号

型号	品牌	替代类型	描述	数据表
EPF6016ATC100-3N	ALTERA	完全替代	Loadable PLD, PQFP100, TQFP-100
EPF6016ATC100-2	ALTERA	类似代替	Programmable Logic Device Family

与EPF6016ATC100-3相关器件

型号	品牌	获取价格	描述	数据表
EPF6016ATC100-3N	ALTERA	获取价格	Loadable PLD, PQFP100, TQFP-100
EPF6016ATC144-1	ALTERA	获取价格	Loadable PLD, CMOS, PQFP144, TQFP-144
EPF6016ATC144-2N	ALTERA	获取价格	Programmable Logic Device Family
EPF6016ATC144-3	ALTERA	获取价格	Loadable PLD, CMOS, PQFP144, TQFP-144
EPF6016ATI100-1	ALTERA	获取价格	Loadable PLD, CMOS, PQFP100, TQFP-100
EPF6016ATI100-3	ALTERA	获取价格	Loadable PLD, CMOS, PQFP100, TQFP-100
EPF6016ATI100-3	INTEL	获取价格	Loadable PLD, CMOS, PQFP100, TQFP-100
EPF6016ATI144-1	INTEL	获取价格	Loadable PLD, CMOS, PQFP144, TQFP-144
EPF6016ATI144-2	ROCHESTER	获取价格	LOADABLE PLD, PQFP144, TQFP-144
EPF6016ATI144-3N	ALTERA	获取价格	Programmable Logic Device Family

与EPF6016ATC100-3相关文章

压敏电阻器在直流电路中的过压保护应用探讨
2024-06-07

2
电感耐压值及其与电感大小的关系
2024-06-07

5
CNY17F光耦合器：特性、应用、封装、引脚功能及替换型号解析
2024-06-07

4
DS1307资料解析：特性、引脚说明、替代推荐
2024-06-07

3

产品中心

服务支持

精选活动

关于我们

帮助中心

EPF6016ATC100-3

EPF6016ATC100-3 技术参数

EPF6016ATC100-3 数据手册

EPF6016ATC100-3 替代型号

与EPF6016ATC100-3相关器件

与EPF6016ATC100-3相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

EPF6016ATC100-3

EPF6016ATC100-3 技术参数

EPF6016ATC100-3 数据手册

EPF6016ATC100-3 替代型号

与EPF6016ATC100-3相关器件

与EPF6016ATC100-3相关文章

您还可以找

您在本页遇到什么问题？