Datasheet > EPF6024ABC256-3

EPF6024ABC256-3

更新时间： 2024-01-31 07:43:02

品牌	Logo	应用领域
阿尔特拉 - ALTERA		时钟 LTE 栅输入元件可编程逻辑
页数	文件大小	规格书
52页	374K
描述
Loadable PLD, CMOS, PBGA256, BGA-256

阅读下载

中文翻译

获取价格

技术参数
数据手册
替代型号

如果您发现信息不准确，欢迎纠错

EPF6024ABC256-3 技术参数

是否Rohs认证：	符合	生命周期：	Obsolete
包装说明：	BGA,	Reach Compliance Code：	compliant
HTS代码：	8542.39.00.01	风险等级：	5.2
其他特性：	CAN ALSO BE USED 24000 LOGIC GATES	最大时钟频率：	133 MHz
JESD-30 代码：	S-PBGA-B256	JESD-609代码：	e1
长度：	27 mm	专用输入次数：	4
I/O 线路数量：	218	端子数量：	256
最高工作温度：	85 °C	最低工作温度：
组织：	4 DEDICATED INPUTS, 218 I/O	输出函数：	MACROCELL
封装主体材料：	PLASTIC/EPOXY	封装代码：	BGA
封装形状：	SQUARE	封装形式：	GRID ARRAY
峰值回流温度（摄氏度）：	260	可编程逻辑类型：	LOADABLE PLD
认证状态：	Not Qualified	座面最大高度：	2.3 mm
最大供电电压：	3.6 V	最小供电电压：	3 V
标称供电电压：	3.3 V	表面贴装：	YES
温度等级：	OTHER	端子面层：	Tin/Silver/Copper (Sn/Ag/Cu)
端子形式：	BALL	端子节距：	1.27 mm
端子位置：	BOTTOM	处于峰值回流温度下的最长时间：	40
宽度：	27 mm	Base Number Matches：	1

EPF6024ABC256-3 数据手册

FLEX 6000

Programmable Logic

Device Family

March 2001, ver. 4.1

Data Sheet

■

Provides an ideal low-cost, programmable alternative to high-

volume gate array applications and allows fast design changes

during prototyping or design testing

Features...

Product features

–

OptiFLEX^®architecture that increases device area efficiency

Typical gates ranging from 5,000 to 24,000 gates (see Table 1)

Built-in low-skew clock distribution tree

100% functional testing of all devices; test vectors or scan chains

are not required

■

System-level features

–

In-circuit reconfigurability (ICR) via external configuration

device or intelligent controller

–

5.0-V devices are fully compliant with peripheral component

interconnect Special Interest Group (PCI SIG) PCI Local Bus

Specification, Revision 2.2

–

Built-in Joint Test Action Group (JTAG) boundary-scan test

(BST) circuitry compliant with IEEE Std. 1149.1-1990, available

without consuming additional device logic

–

MultiVolt^TMI/O interface operation, allowing a device to bridge

between systems operating at different voltages

Low power consumption (typical specification less than 0.5 mA

in standby mode)

3.3-V devices support hot-socketing

Table 1. FLEX 6000 Device Features

Feature

EPF6010A

EPF6016

EPF6016A

EPF6024A

Typical gates (1)

10,000

880

16,000

1,320

204

16,000

1,320

171

24,000

1,960

218

Logic elements (LEs)

Maximum I/O pins

Supply voltage (V_CCINT

102

)

3.3 V

5.0 V

3.3 V

Note:

(1) The embedded IEEE Std. 1149.1 JTAG circuitry adds up to 14,000 gates in addition to the listed typical gates.

Altera Corporation

A-DS-F6000-04.1

12 3 4 5 6 7...52

中文翻译

下载PDF

EPF6024ABC256-3 替代型号

型号	品牌	替代类型	描述	数据表
EPF6024ABC256-2N	ALTERA	类似代替	Loadable PLD, PBGA256, BGA-256
EPF6024ABI256-2	ALTERA	完全替代	Loadable PLD, CMOS, PBGA256, BGA-256

与EPF6024ABC256-3相关器件

型号	品牌	获取价格	描述	数据表
EPF6024ABI256-1	INTEL	获取价格	Loadable PLD, CMOS, PBGA256, BGA-256
EPF6024ABI256-2	ROCHESTER	获取价格	LOADABLE PLD, PBGA256, BGA-256
EPF6024ABI256-2	ALTERA	获取价格	Loadable PLD, CMOS, PBGA256, BGA-256
EPF6024AFI256-1	INTEL	获取价格	Loadable PLD, CMOS, PBGA256, FINE LINE, BGA-256
EPF6024AFI256-3	INTEL	获取价格	Loadable PLD, CMOS, PBGA256, FINE LINE, BGA-256
EPF6024AQC208-1N	ALTERA	获取价格	Loadable PLD, PQFP208, PLASTIC, QFP-208
EPF6024AQC208-2	ALTERA	获取价格	Loadable PLD, CMOS, PQFP208, PLASTIC, QFP-208
EPF6024AQC208-2N	ALTERA	获取价格	Loadable PLD, PQFP208, PLASTIC, QFP-208
EPF6024AQC208-3N	ALTERA	获取价格	Programmable Logic Device Family
EPF6024AQC240-1N	ALTERA	获取价格	Loadable PLD, CMOS, PQFP240, PLASTIC, QFP-240

与EPF6024ABC256-3相关文章

压敏电阻器在直流电路中的过压保护应用探讨
2024-06-07

1
电感耐压值及其与电感大小的关系
2024-06-07

4
CNY17F光耦合器：特性、应用、封装、引脚功能及替换型号解析
2024-06-07

3
DS1307资料解析：特性、引脚说明、替代推荐
2024-06-07

2

产品中心

服务支持

精选活动

关于我们

帮助中心

EPF6024ABC256-3

EPF6024ABC256-3 技术参数

EPF6024ABC256-3 数据手册

EPF6024ABC256-3 替代型号

与EPF6024ABC256-3相关器件

与EPF6024ABC256-3相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

EPF6024ABC256-3

EPF6024ABC256-3 技术参数

EPF6024ABC256-3 数据手册

EPF6024ABC256-3 替代型号

与EPF6024ABC256-3相关器件

与EPF6024ABC256-3相关文章

您还可以找

您在本页遇到什么问题？