Datasheet > EPF6016ATI100-1

EPF6016ATI100-1

更新时间： 2024-01-13 17:19:45

品牌	Logo	应用领域
阿尔特拉 - ALTERA		时钟 LTE 栅输入元件可编程逻辑
页数	文件大小	规格书
59页	1051K
描述
Loadable PLD, CMOS, PQFP100, TQFP-100

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

EPF6016ATI100-1 技术参数

是否Rohs认证：	不符合	生命周期：	Obsolete
零件包装代码：	QFP	包装说明：	LFQFP, QFP100,.63SQ,20
针数：	100	Reach Compliance Code：	compliant
HTS代码：	8542.39.00.01	风险等级：	5.65
其他特性：	ALSO CONFIGURABLE WITH 5V VCC	最大时钟频率：	172 MHz
JESD-30 代码：	S-PQFP-G100	JESD-609代码：	e0
长度：	14 mm	湿度敏感等级：	3
专用输入次数：	4	I/O 线路数量：	81
输入次数：	81	逻辑单元数量：	1320
输出次数：	81	端子数量：	100
组织：	4 DEDICATED INPUTS, 81 I/O	输出函数：	MACROCELL
封装主体材料：	PLASTIC/EPOXY	封装代码：	LFQFP
封装等效代码：	QFP100,.63SQ,20	封装形状：	SQUARE
封装形式：	FLATPACK, LOW PROFILE, FINE PITCH	峰值回流温度（摄氏度）：	220
电源：	2.5/3.3,3.3 V	可编程逻辑类型：	LOADABLE PLD
认证状态：	Not Qualified	座面最大高度：	1.27 mm
子类别：	Field Programmable Gate Arrays	最大供电电压：	3.6 V
最小供电电压：	3 V	标称供电电压：	3.3 V
表面贴装：	YES	技术：	CMOS
端子面层：	Tin/Lead (Sn/Pb)	端子形式：	GULL WING
端子节距：	0.5 mm	端子位置：	QUAD
处于峰值回流温度下的最长时间：	NOT SPECIFIED	宽度：	14 mm
Base Number Matches：	1

EPF6016ATI100-1 数据手册

FLEX 6000

Programmable Logic

Device Family

November 1999, ver. 4.02

Data Sheet

■

Provides an ideal low-cost, programmable alternative to high-

volume gate array applications and allows fast design changes

during prototyping or design testing

Features...

Product features

–

OptiFLEX^TMarchitecture that increases device area efficiency

Typical gates ranging from 5,000 to 24,000 gates (see Table 1)

Built-in low-skew clock distribution tree

100% functional testing of all devices; test vectors or scan chains

are not required

–

Advanced 2.96-mil (75-µm) bond pad pitch on 3.3-V devices for

reduced die size

■

System-level features

–

In-circuit reconfigurability (ICR) via external configuration

device or intelligent controller

–

5.0-V devices are fully compliant with peripheral component

interconnect Special Interest Group (PCI SIG) PCI Local Bus

Specification, Revision 2.2

–

Built-in Joint Test Action Group (JTAG) boundary-scan test

(BST) circuitry compliant with IEEE Std. 1149.1-1990, available

without consuming additional device logic

–

MultiVolt^TMI/O interface operation, allowing a device to bridge

between systems operating at different voltages

Low power consumption (typical specification less than 0.5 mA

in standby mode)

3.3-V devices support hot-socketing

Table 1. FLEX 6000 Device Features

Feature

EPF6010A

EPF6016

EPF6016A

EPF6024A

Typical gates (1)

10,000

880

16,000

1,320

204

16,000

1,320

171

24,000

1,960

218

Logic elements (LEs)

Maximum I/O pins

102

Supply voltage (V

)

3.3 V

5.0 V

3.3 V

CCINT

Note:

(1) The embedded IEEE Std. 1149.1 JTAG circuitry adds up to 14,000 gates in addition to the listed typical gates.

Altera Corporation

A-DS-F6000-04.02

12 3 4 5 6 7...59

下载PDF

与EPF6016ATI100-1相关器件

型号	品牌	描述	获取价格	数据表
EPF6016ATI100-3	ALTERA	Loadable PLD, CMOS, PQFP100, TQFP-100	获取价格
EPF6016ATI100-3	INTEL	Loadable PLD, CMOS, PQFP100, TQFP-100	获取价格
EPF6016ATI144-1	INTEL	Loadable PLD, CMOS, PQFP144, TQFP-144	获取价格
EPF6016ATI144-2	ROCHESTER	LOADABLE PLD, PQFP144, TQFP-144	获取价格
EPF6016ATI144-3N	ALTERA	Programmable Logic Device Family	获取价格
EPF6016BC256-2	ALTERA	Loadable PLD, CMOS, PBGA256, BGA-256	获取价格

产品中心

服务支持

精选活动

关于我们

帮助中心

EPF6016ATI100-1

EPF6016ATI100-1 技术参数

EPF6016ATI100-1 数据手册

与EPF6016ATI100-1相关器件

与EPF6016ATI100-1相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

EPF6016ATI100-1

EPF6016ATI100-1 技术参数

EPF6016ATI100-1 数据手册

与EPF6016ATI100-1相关器件

与EPF6016ATI100-1相关文章

您还可以找

您在本页遇到什么问题？