5秒后页面跳转
捷配首页

Datasheet > EPF6016ATI100-3
EPF6016ATI100-3 PDF预览

EPF6016ATI100-3

更新时间： 2024-01-11 02:08:01
品牌 Logo 应用领域
阿尔特拉 - ALTERA 时钟栅输入元件可编程逻辑
页数 文件大小 规格书
52页 393K
描述
Loadable PLD, CMOS, PQFP100, TQFP-100

阅读下载

获取价格

EPF6016ATI100-3 技术参数

是否Rohs认证： 不符合生命周期：Transferred
零件包装代码：QFP包装说明：LFQFP, QFP100,.63SQ,20
针数：100Reach Compliance Code：compliant
ECCN代码：EAR99HTS代码：8542.39.00.01
风险等级：5.68其他特性：ALSO CONFIGURABLE WITH 5V VCC
最大时钟频率：133 MHzJESD-30 代码：S-PQFP-G100
JESD-609代码：e0长度：14 mm
湿度敏感等级：3专用输入次数：4
I/O 线路数量：81输入次数：81
逻辑单元数量：1320输出次数：81
端子数量：100组织：4 DEDICATED INPUTS, 81 I/O
输出函数：MACROCELL封装主体材料：PLASTIC/EPOXY
封装代码：LFQFP封装等效代码：QFP100,.63SQ,20
封装形状：SQUARE封装形式：FLATPACK, LOW PROFILE, FINE PITCH
峰值回流温度（摄氏度）：220电源：2.5/3.3,3.3 V
可编程逻辑类型：LOADABLE PLD认证状态：Not Qualified
座面最大高度：1.27 mm子类别：Field Programmable Gate Arrays
最大供电电压：3.6 V最小供电电压：3 V
标称供电电压：3.3 V表面贴装：YES
技术：CMOS端子面层：Tin/Lead (Sn/Pb)
端子形式：GULL WING端子节距：0.5 mm
端子位置：QUAD处于峰值回流温度下的最长时间：NOT SPECIFIED
宽度：14 mmBase Number Matches：1

EPF6016ATI100-3 数据手册

 浏览型号EPF6016ATI100-3的Datasheet PDF文件第2页浏览型号EPF6016ATI100-3的Datasheet PDF文件第3页浏览型号EPF6016ATI100-3的Datasheet PDF文件第4页浏览型号EPF6016ATI100-3的Datasheet PDF文件第5页浏览型号EPF6016ATI100-3的Datasheet PDF文件第6页浏览型号EPF6016ATI100-3的Datasheet PDF文件第7页 
FLEX 6000  
Programmable Logic  
Device Family  
®
March 2001, ver. 4.1  
Data Sheet  
■
■
Provides an ideal low-cost, programmable alternative to high-  
volume gate array applications and allows fast design changes  
during prototyping or design testing  
Features...  
Product features  
–
–
–
–
–
Register-rich, look-up table- (LUT-) based architecture  
OptiFLEX® architecture that increases device area efficiency  
Typical gates ranging from 5,000 to 24,000 gates (see Table 1)  
Built-in low-skew clock distribution tree  
100% functional testing of all devices; test vectors or scan chains  
are not required  
■
System-level features  
–
In-circuit reconfigurability (ICR) via external configuration  
device or intelligent controller  
–
5.0-V devices are fully compliant with peripheral component  
interconnect Special Interest Group (PCI SIG) PCI Local Bus  
Specification, Revision 2.2  
–
Built-in Joint Test Action Group (JTAG) boundary-scan test  
(BST) circuitry compliant with IEEE Std. 1149.1-1990, available  
without consuming additional device logic  
–
–
–
MultiVoltTM I/O interface operation, allowing a device to bridge  
between systems operating at different voltages  
Low power consumption (typical specification less than 0.5 mA  
in standby mode)  
3.3-V devices support hot-socketing  
Table 1. FLEX 6000 Device Features  
Feature  
EPF6010A  
EPF6016  
EPF6016A  
EPF6024A  
Typical gates (1)  
10,000  
880  
16,000  
1,320  
204  
16,000  
1,320  
171  
24,000  
1,960  
218  
Logic elements (LEs)  
Maximum I/O pins  
Supply voltage (VCCINT  
102  
)
3.3 V  
5.0 V  
3.3 V  
3.3 V  
Note:  
(1) The embedded IEEE Std. 1149.1 JTAG circuitry adds up to 14,000 gates in addition to the listed typical gates.  
Altera Corporation  
1
A-DS-F6000-04.1  
 
 
1234567...52

下载PDF

与EPF6016ATI100-3相关器件

型号 品牌 描述 获取价格 数据表
EPF6016ATI144-1 INTEL Loadable PLD, CMOS, PQFP144, TQFP-144

获取价格
EPF6016ATI144-2 ROCHESTER LOADABLE PLD, PQFP144, TQFP-144

获取价格
EPF6016ATI144-3N ALTERA Programmable Logic Device Family

获取价格
EPF6016BC256-2 ALTERA Loadable PLD, CMOS, PBGA256, BGA-256

获取价格
EPF6016BI256-2 INTEL Loadable PLD, CMOS, PBGA256, BGA-256

获取价格
EPF6016BI256-3 INTEL Loadable PLD, CMOS, PBGA256, BGA-256

获取价格

与EPF6016ATI100-3相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证