5秒后页面跳转
捷配首页

Datasheet > 存储 > SRAM> EDI2DL32256V35BC
EDI2DL32256V35BC PDF预览

EDI2DL32256V35BC

更新时间： 2024-11-08 03:33:27
品牌 Logo 应用领域
WEDC 存储内存集成电路静态存储器
页数 文件大小 规格书
8页 98K
描述
256Kx32 Synchronous Pipline Burst SRAM 3.3V

阅读下载

中文翻译

获取价格

EDI2DL32256V35BC 数据手册

 浏览型号EDI2DL32256V35BC的Datasheet PDF文件第2页浏览型号EDI2DL32256V35BC的Datasheet PDF文件第3页浏览型号EDI2DL32256V35BC的Datasheet PDF文件第4页浏览型号EDI2DL32256V35BC的Datasheet PDF文件第5页浏览型号EDI2DL32256V35BC的Datasheet PDF文件第6页浏览型号EDI2DL32256V35BC的Datasheet PDF文件第7页 
EDI2DL32256V  
256Kx32 Synchronous Pipline Burst SRAM 3.3V  
FEATURES  
DESCRIPTION  
■ tKHQV times of 3.5, 3.8 and 4.0ns  
■ 166, 150 and 133 MHz clock speed  
■ DSP Memory Solution  
The EDI2DL32256VxxBC is a 3.3V, 256Kx32 Synchronous Pipeline  
Burst SRAM constructed with two 256Kx16 die mounted on a  
multi-layer laminate substrate. The device is packaged in a 119  
lead,14mmby22mm,BGA.It is available withclockspeeds of166,  
150 and 133 MHz. The device is a Pipeline Burst SRAM, allowing  
the user to develop a fast external memory for Texas Instruments’  
“C6x”. In Burst Mode data from the first memory location is  
available in three clock cycles, while the subsequent data is  
available in one clock cycle (3/1/1/1). Subsequent burst ad-  
dresses are generated by the TMS320C6x DSP. Individual address  
locations can also be read, allowing one memory access in 3 clock  
cycles. Allsynchronous inputs are gatedbyregisters controlledby  
a positive-edge-triggered clock input (CLK). The synchronous in-  
puts include all addresses, all data inputs, chip enable (CE\), burst  
control input (ADSC\), byte write enables (BW0\ to BW3\) and  
Write Enable (BWE\).  
• Texas Instruments’ TMS320C6201  
• Texas Instruments’ TMS320C67x  
■ Package:  
• 119 pin BGA, JEDEC MO-163  
■ 3.3V Operating Supply Voltage  
■ 3.5ns Output Enable access time  
■ Single Write Control and Output Enable Lines  
■ Single Chip Enable Line  
■ 56% space savings vs. monolithic TQFPs  
■ Multiple VCC and VSS pins  
Asynchronous inputs include the output enable (OE\), burst mode  
control (MODE), and sleep mode control (ZZ). The data outputs  
(DQ), enabled by OE\, are also asynchronous.  
■ Reduced inductance and capacitance  
Address lines and the chip enable are registered with the address  
status controller (ADSC\) input pin.  
FIG. 1  
PIN CONFIGURATION  
BLOCK DIAGRAM  
1
2
3
4
NC  
ADSC\  
VDD  
NC  
CE\  
OE\  
NC  
NC  
VDD  
CLK  
NC  
BWE\  
A1  
5
6
7
A
B
C
D
E
F
VDD  
NC  
A
A
A
A
VDD  
NC  
A
B
C
D
E
F
A0-17  
CLK  
NC  
A
A
A
NC  
A
A
A
A
NC  
ADSC\  
OE\  
BWE\  
CE\  
MODE  
ZZ  
DQ16  
DQ18  
VDD  
DQ21  
DQ23  
VDD  
DQ31  
DQ29  
VDD  
DQ26  
DQ24  
NC  
NC  
VSS  
VSS  
VSS  
BE2\  
VSS  
NC  
VSS  
BE3\  
VSS  
VSS  
VSS  
MODE  
A
VSS  
VSS  
VSS  
BE1\  
VSS  
NC  
VSS  
BE0\  
VSS  
VSS  
VSS  
NC  
A
NC  
DQ9  
DQ11  
DQ12  
DQ14  
VDD  
DQ6  
DQ4  
DQ3  
DQ1  
NC  
A
DQ8  
DQ10  
VDD  
DQ13  
DQ15  
VDD  
DQ7  
DQ5  
VDD  
DQ2  
DQ0  
NC  
256K X 16  
SSRAM  
DQ17  
DQ19  
DQ20  
DQ22  
VDD  
DQ30  
DQ28  
DQ27  
DQ25  
NC  
BE  
BE  
0
1
\
\
G
H
J
G
H
J
BE  
BE  
2
3
\
\
DQ  
DQ  
DQ16  
0
8
-
-
7
15  
K
L
M
N
P
K
L
M
N
P
-
-
23  
31  
256K X 16  
SSRAM  
DQ24  
A0  
R
T
U
A
VDD  
A
R
T
U
NC  
NC  
NC  
NC  
6
ZZ  
VDD  
1
NC  
NC  
3
NC  
4
NC  
5
VDD  
7
2
1
White Electronic Designs Corporation • (508) 366-5151 • www.whiteedc.com  
November 2000, Rev. 1  
ECO #13417  
12345678

中文翻译

下载PDF

与EDI2DL32256V35BC相关器件

型号 品牌 获取价格 描述 数据表
EDI2DL32256V38BC WEDC

获取价格

 		256Kx32 Synchronous Pipline Burst SRAM 3.3V
EDI2DL32256V40BC WEDC

获取价格

 		256Kx32 Synchronous Pipline Burst SRAM 3.3V
EDI2DL32256V40BI WEDC

获取价格

 		256Kx32 Synchronous Pipline Burst SRAM 3.3V
EDI2DL32256V-B ETC

获取价格

 		SSRAM MCP
EDI2DL32256V-BC ETC

获取价格

 		TMS320C6202. TMS320C6203. TMS320C6204. TMS320C6 Families
EDI2GG418128V10D WEDC

获取价格

 		SRAM Card, 512KX18, 10ns, CMOS, CARD EDGE, DIMM-120
EDI2GG418128V11D WEDC

获取价格

 		SRAM Card, 512KX18, 11ns, CMOS, CARD EDGE, DIMM-120
EDI2GG418128V12D WEDC

获取价格

 		SRAM Card, 512KX18, 12ns, CMOS, CARD EDGE, DIMM-120
EDI2GG418128V15D WEDC

获取价格

 		SRAM Card, 512KX18, 15ns, CMOS, CARD EDGE, DIMM-120
EDI2GG418128V95D WEDC

获取价格

 		SRAM Card, 512KX18, 9.5ns, CMOS, CARD EDGE, DIMM-120

与EDI2DL32256V35BC相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证