Datasheet > CYC3619

CYC3619

更新时间： 2024-11-05 19:50:39

品牌	Logo	应用领域
赛普拉斯 - CYPRESS		光电二极管外围集成电路
页数	文件大小	规格书
8页	256K
描述
Processor Specific Clock Generator, CMOS, PDSO8, 0.150 INCH, LEAD FREE, MS-012, SOIC-8

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

CYC3619 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Obsolete	零件包装代码：	SOIC
包装说明：	,	针数：	8
Reach Compliance Code：	unknown	ECCN代码：	EAR99
HTS代码：	8542.39.00.01	风险等级：	5.8
JESD-30 代码：	R-PDSO-G8	JESD-609代码：	e3
湿度敏感等级：	1	端子数量：	8
封装主体材料：	PLASTIC/EPOXY	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE	峰值回流温度（摄氏度）：	260
认证状态：	Not Qualified	表面贴装：	YES
技术：	CMOS	端子面层：	MATTE TIN
端子形式：	GULL WING	端子位置：	DUAL
处于峰值回流温度下的最长时间：	30	uPs/uCs/外围集成电路类型：	CLOCK GENERATOR, PROCESSOR SPECIFIC
Base Number Matches：	1

CYC3619 数据手册

CY22180

PRELIMINARY

Very Low Jitter Field and Factory

Programmable Clock Generator

Benefits

Features

• Low period and cycle-to-cycle jitter

— Typical pk-pk period jitter: 60 ps

• InternalPLLgeneratesup to200 MHzoutput. Can generate

custom frequencies from an external crystal or a driven

source.

• Wide output frequency range

• In-house programming of samples and prototype quantities

can be done using the CY3672-USB programmer and

CY3619socketadapter. Productionquantitiesareavailable

through Cypress’s value added distribution partners or by

using third party programmers from BP Microsystems, HiLo

Systems, and others.

— Commercial temperature: 20–200 MHz

— Industrial temperature: 20–166 MHz

• Input frequency range

— External crystal: 10–30 MHz fundamental crystal

— External reference: 10–133 MHz clock

• Integrated phase-locked loop (PLL)

• Field programmable and factory programmed options

• Programmable crystal load capacitor tuning array

• 3.3V operation

• Eliminates the need for expensive and difficult to use

higher-order crystals.

• Enables fine-tuning of output clock frequency by adjusting

C_Loadof the crystal. Eliminates the need for external C_Load

capacitors.

• Application compatibility in standard and low-power

systems

• Commercial and industrial temperature ranges

• Power down or output enable function

• Enables low-power state or output clocks to High-Z state.

Logic Block Diagram

Pin Configuration

CY22180

8-pin SOIC

PLL

OUTPUT

DIVIDER

XIN/CLKIN

CXIN

CLKOUT

XIN/CLKIN

VDD

XOUT

PROGRAMMABLE

CONFIGURATION

XOUT

C^XOUT

PD#/OE

CLKOUT

REFOUT

VSS

REFOUT

PD# or OE

VDD

VSS

Cypress Semiconductor Corporation

Document #: 001-15577 Rev. **

•

198 Champion Court

•

San Jose, CA 95134-1709

•

408-943-2600

Revised May 10, 2007

12 3 4 5 6 7 8

中文翻译

下载PDF

与CYC3619相关器件

型号	品牌	获取价格	描述	数据表
CYCLONE	ALTERA	获取价格	关于Altera公司的cyclone系列芯片的资料，是合集，在官网上下载的，适合ep2c系
CYCLONE08UM	ETC	获取价格	MON08 Cyclone Users Manual
CYD01S18V	CYPRESS	获取价格	FLEx18⑩ 3.3V 64K/128K/256K/512K x 18 Synchron
CYD01S18V-133BBC	CYPRESS	获取价格	FLEx18⑩ 3.3V 64K/128K/256K/512K x 18 Synchron
CYD01S18V-133BBI	CYPRESS	获取价格	FLEx18⑩ 3.3V 64K/128K/256K/512K x 18 Synchron
CYD01S18V-133BBI	ROCHESTER	获取价格	64KX18 DUAL-PORT SRAM, 4ns, PBGA256, 17 X 17 MM, 1 MM PITCH, FBGA-256
CYD01S18V-167BBC	CYPRESS	获取价格	FLEx18⑩ 3.3V 64K/128K/256K/512K x 18 Synchron
CYD01S18V-167BBC	ROCHESTER	获取价格	64KX18 DUAL-PORT SRAM, 4ns, PBGA256, 17 X 17 MM, 1 MM PITCH, FBGA-256
CYD01S36V	CYPRESS	获取价格	FLEx36 3.3V 32K/64K/128K/256K/512 x 36 Synchronous Dual-Port RAM
CYD01S36V_08	CYPRESS	获取价格	FLEx36⑩ 3.3V 32K/64K/128K/256K/512 x 36 Synch

与CYC3619相关文章

英伟达新AI芯片Rubin或提前半年亮相
2024-11-05

13
苹果iPhone 17将全系采用三星/LG显示LTPO OLED面板
2024-11-05

9
三星深化印度制造布局，供应链本地化进程加速
2024-10-29

35
芯擎科技“星辰一号”自动驾驶芯片点亮成功，2025年量产在即
2024-10-29

31

产品中心

服务支持

精选活动

关于我们

帮助中心

CYC3619

CYC3619 技术参数

CYC3619 数据手册

与CYC3619相关器件

与CYC3619相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

CYC3619

CYC3619 技术参数

CYC3619 数据手册

与CYC3619相关器件

与CYC3619相关文章

您还可以找

您在本页遇到什么问题？